文献

J-GLOBAL ID：201702250069799125   整理番号：17A1346115

宇宙応用のための安定な,信頼性のある,およびビットインタリービング12T SRAMデバイス回路コデザイン【Powered by NICT】

Stable, Reliable, and Bit-Interleaving 12T SRAM for Space Applications: A Device Circuit Co-Design

著者 (3件)： Yadav Nandakishor (Nanoscale Devices, VLSI Circuit and System Design Laboratory, Discipline of Electrical Engineering, Indian Institute of Technology Indore, Indore, India) ,  Shah Ambika Prasad (Nanoscale Devices, VLSI Circuit and System Design Laboratory, Discipline of Electrical Engineering, Indian Institute of Technology Indore, Indore, India) ,  Vishvakarma Santosh Kumar (Nanoscale Devices, VLSI Circuit and System Design Laboratory, Discipline of Electrical Engineering, Indian Institute of Technology Indore, Indore, India)
資料名： IEEE Transactions on Semiconductor Manufacturing  (IEEE Transactions on Semiconductor Manufacturing)
巻： 30  号： 3  ページ： 276-284  発行年： 2017年 
JST資料番号： T0521A  ISSN： 0894-6507  CODEN： ITSMED  資料種別： 逐次刊行物 (A)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： 宇宙への応用は,安全で連続運転のための高度に安定した信頼あるSRAM回路を必要とする。本論文では,先進FinFETと自己リフレッシュ論理ベース12T SRAMセル(WWL12T)を提案した。二重kゲート絶縁体と対称スペーサは,FinFETの信頼性と性能を改善するために使用される。外側高k絶縁体は電荷捕獲を減少させるゲート酸化物へと減少した短チャネル効果に加えてオン電流を改善した。WWL12Tはビットインタリービングを意識した設計のための余分なワード線と安定な宇宙応用のためのフィードバック回路を用いた。読み出し動作では,余分なP型トランジスタが蓄積したデータビットに従って活性とビット線電圧を用いた貯蔵ノードを充電する。最悪ケースプロセス変動と単一電荷捕獲の下で提案したWWL12T SRAMセルの静的雑音余裕およびワード線書込みマージンは6.4%と8.4%改善し,それぞれ既存12T SRAMと比較した。Copyright 2017 The Institute of Electrical and Electronics Engineers, Inc. All Rights reserved. Translated from English into Japanese by JST【Powered by NICT】

シソーラス用語： *SRAM ,  電圧 ,  スペーサ ,  短チャネル効果 ,  *宇宙空間 ,  絶縁体 ,  電流 ,  *信頼性 ,  トランジスタ
準シソーラス用語： プロセス変動 ,  ビット線 ,  ワード線 ,  電荷捕獲 ,  FinFET ,  *ビットインタリービング , 【Automatic Indexing@JST】

分類 (1件)： 固体デバイス製造技術一般  (NC03030V)

タイトルに関連する用語 (5件)： 宇宙 ,  応用 ,  ビットインタリービング ,  SRAM ,  コデザイン