文献

J-GLOBAL ID：201702250750182689   整理番号：17A1023870

二重リング発振器アレイ回路を用いた論理およびSRAM動作に及ぼすRTNの影響の特性化【Powered by NICT】

Characterizing the Impact of RTN on Logic and SRAM Operation Using a Dual Ring Oscillator Array Circuit

著者 (2件)： Tang Qianying (Department of Electrical and Computer Engineering, University of Minnesota, Minneapolis, MN, USA) ,  Kim Chris H. (Department of Electrical and Computer Engineering, University of Minnesota, Minneapolis, MN, USA)
資料名： IEEE Journal of Solid-State Circuits  (IEEE Journal of Solid-State Circuits)
巻： 52  号： 6  ページ： 1655-1663  発行年： 2017年 
JST資料番号： B0761A  ISSN： 0018-9200  CODEN： IJSCBC  資料種別： 逐次刊行物 (A)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： 回路遅延に及ぼすランダムテレグラフノイズ(RTN)の影響を二重リング発振器(ROSC)アレイテスト構造を用いて実験的に検証した。提案したオンチップモニタは,高精度(>0.01%)と短いサンプリング時間(>1 μs)とRTNを考慮した周波数シフトを測定するためのtestedと証明されたビート周波数検出技術を利用している。主なアイデアは,第二アレイからの同様の頻度を有するROSCの最初のアレイにおけるROSCを対であり,周波数測定分解能はサブ0.5V供給電圧で損なわれないようにした。異なる供給電圧,温度,および応力条件でRTNを考慮した周波数シフトは32nm高k金属ゲートテストチップから測定した。論理およびSRAM性能へのRTNの影響を測定しRTNデータに基づいて分析した。も論理タイミングマージンとSRAM雑音余裕の定量的結果,RTNがある場合とない場合を提示した。本論文によれば,RTNは32nmにおける回路動作周波数に適度の1%影響を与え,悲観的条件(すなわち,V_dd=0.6V,回路経路における複数のRTNトラップ)下でさえと思われる。Copyright 2017 The Institute of Electrical and Electronics Engineers, Inc. All Rights reserved. Translated from English into Japanese by JST【Powered by NICT】

シソーラス用語： 検出法 ,  *キャラクタリゼーション ,  雑音余裕 ,  *リング発振器 ,  周波数測定 ,  周波数シフト ,  *アレイ回路 ,  分解能 ,  周波数 ,  *SRAM ,  テスト構造
準シソーラス用語： 動作周波数 ,  供給電圧 ,  ランダムテレグラフノイズ ,  回路遅延 , 【Automatic Indexing@JST】

分類 (3件)： 半導体集積回路  (NC03162T) ,  発振回路  (NC05020Y) ,  固体デバイス計測・試験・信頼性  (NC03040G)

タイトルに関連する用語 (5件)： リング発振器 ,  アレイ回路 ,  論理 ,  SRAM ,  特性化