文献

J-GLOBAL ID：201702251863437118   整理番号：17A1259624

2G/3G/4G細胞応用のための80dB SFDRを持つ14nm FinFETにおける12b,1GS/s,6.1mW電流ステアリングDAC【Powered by NICT】

A 12-b, 1-GS/s 6.1 mW current-steering DAC in 14 nm FinFET with 80 dB SFDR for 2G/3G/4G cellular application

著者 (6件)： Kim Jaekwon (Samsung Electronics, 1-1 Samsungro, Hwasung, Gyeonggi, Korea) ,  Jang Woojin (Samsung Electronics, 1-1 Samsungro, Hwasung, Gyeonggi, Korea) ,  Lee Yanghun (Samsung Electronics, 1-1 Samsungro, Hwasung, Gyeonggi, Korea) ,  Oh Seunghyun (Samsung Electronics, 1-1 Samsungro, Hwasung, Gyeonggi, Korea) ,  Lee Jongwoo (Samsung Electronics, 1-1 Samsungro, Hwasung, Gyeonggi, Korea) ,  Cho Thomas (Samsung Electronics, 1-1 Samsungro, Hwasung, Gyeonggi, Korea)
資料名： IEEE Conference Proceedings  (IEEE Conference Proceedings)
巻： 2017  号： RFIC  ページ： 248-251  発行年： 2017年 
JST資料番号： W2441A  資料種別： 会議録 (C)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： 2G/3G/4G細胞応用のための14nm FinFET CMOS12ビット電流ステアリングディジタル-アナログ(DAC)を紹介した。6ビット温度計と6ビット二元のビット分割を採用した,三次元FinFETにおける電流源のミスマッチに起因するスプリアストーンを抑制するためのダイナミックエレメントマッチング(DEM)技術を利用している。添加では,各トランジスタの電圧降下を保つ長期信頼性限界範囲内で,遮蔽トランジスタで設計されている出力スイッチ提案低交差点レベルシフタを作り前ブレーク動作を達成した。単一DACの活性面積は0.036mm~2であり,その消費電力は6.1mW SFDR 80dBcであった。Copyright 2017 The Institute of Electrical and Electronics Engineers, Inc. All Rights reserved. Translated from English into Japanese by JST【Powered by NICT】

シソーラス用語： 電圧降下 ,  ディジタル方式 ,  アナログ系 ,  *消費電力 ,  不整合 ,  スイッチ ,  温度計 ,  トランジスタ ,  三次元
準シソーラス用語： レベルシフター ,  長期信頼性 ,  電流源 ,  *電流ステアリング ,  *FinFET ,  *SFDR , 【Automatic Indexing@JST】

分類 (1件)： AD・DA変換回路  (NC05080M)

タイトルに関連する用語 (5件)： 応用 ,  SFDR ,  FinFET ,  電流ステアリング ,  DAC