文献

J-GLOBAL ID：201702254271721384   整理番号：17A1568546

モノリシック集積枯渇/エンハンスメントモードInAlN/GaNヘテロ構造H EMTトランジスタの性能解析【Powered by NICT】

Performance analysis of monolithically integrated depletion-/enhancement-mode InAlN/GaN heterostructure HEMT transistors

著者 (7件)： Nagy Lukas (Slovak University of Technology, Ilkovicova 3, 812 19 Bratislava, Slovakia) ,  Chvala Ales (Slovak University of Technology, Ilkovicova 3, 812 19 Bratislava, Slovakia) ,  Stopjakova Viera (Slovak University of Technology, Ilkovicova 3, 812 19 Bratislava, Slovakia) ,  Blaho Michal (Slovak Academy of Sciences, Dubravska cesta 3484/9, 841 04 Bratislava, Slovakia) ,  Kuzmik Jan (Slovak Academy of Sciences, Dubravska cesta 3484/9, 841 04 Bratislava, Slovakia) ,  Gregusova Dagmar (Slovak Academy of Sciences, Dubravska cesta 3484/9, 841 04 Bratislava, Slovakia) ,  Satka Alexander (Slovak University of Technology, Ilkovicova 3, 812 19 Bratislava, Slovakia)
資料名： IEEE Conference Proceedings  (IEEE Conference Proceedings)
巻： 2017  号： AE  ページ： 1-4  発行年： 2017年 
JST資料番号： W2441A  資料種別： 会議録 (C)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： 本論文では,サファイア基板上に成長させた共通InAlN/GaNヘテロ構造上にモノリシックに集積した消耗モードと増強モードの高電子移動度トランジスタ(HEMT)により形成された空乏負荷ディジタルインバータのトップダウン設計フローを検討した。以前に開発されたHSPICEモデルを用いたトランジスタレベルでインバータ設計について述べた。,製作プロセスに必要なリソグラフィーマスクを定義し,インバータレイアウト表現も示した。提案したマスクセットを設計のための製造法を考慮に入れて設計した。,作製したトランジスタと回路の測定された特性と性能を評価し,最近の測定によるとトランジスタモデルを再調整。Copyright 2017 The Institute of Electrical and Electronics Engineers, Inc. All Rights reserved. Translated from English into Japanese by JST【Powered by NICT】

シソーラス用語： 生産工程 ,  *性能分析 ,  トランジスタモデル ,  *窒化ガリウム ,  モデル ,  HEMT ,  *トランジスタ
準シソーラス用語： HSPICE ,  設計フロー ,  トップダウン ,  サファイア基板 ,  *ヘテロ構造 ,  *エンハンスメントモード ,  *モノリシック集積化 , 【Automatic Indexing@JST】

分類 (1件)： トランジスタ  (NC03070N)

タイトルに関連する用語 (9件)： モノリシック集積 ,  枯渇 ,  エンハンスメントモード ,  InAlN ,  GaN ,  ヘテロ構造 ,  EMT ,  トランジスタ ,  性能解析