文献

J-GLOBAL ID：201702254440653182   整理番号：17A0966025

トンネルFETに基づくリフレッシュ自由DRAM【Powered by NICT】

Tunnel FET based refresh-free-DRAM

著者 (5件)： Gupta Navneet (MINARC Laboratory, Institut Superieur d’Electronique de Paris (ISEP) France) ,  Makosiej Adam (LETI, Commissariat a` l’Energie Atomique et aux Energies Alternatives (CEA-LETI) France) ,  Vladimirescu Andrei (MINARC Laboratory, Institut Superieur d’Electronique de Paris (ISEP) France) ,  Amara Amara (MINARC Laboratory, Institut Superieur d’Electronique de Paris (ISEP) France) ,  Anghel Costin (MINARC Laboratory, Institut Superieur d’Electronique de Paris (ISEP) France)
資料名： IEEE Conference Proceedings  (IEEE Conference Proceedings)
巻： 2017  号： DATE  ページ： 914-917  発行年： 2017年 
JST資料番号： W2441A  資料種別： 会議録 (C)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： リフレッシュフリーかつスケーラブルな極限DRAM(uDRAM)ビットセルとアーキテクチャは埋込み応用のために提案した。uDRAM1T1Cビットセルは,アクセストンネルFETを用いて設計した。提案設計であるリフレッシュのための必要性を排除した保持中の静的データを貯蔵することができた。TFETと貯蔵キャパシタ漏れの負性微分抵抗特性を用いて達成した。uDRAMはDDRとeDRAMsと比較して87%と80%まで貯蔵キャパシタのスケーリングを可能にした。0.0275μm~2のBitcell面積は28nm FDSOI-CMOSで達成され,技術収縮のさらなるスケーラブルである。推定スループット利得は3.8%である18%にリフレッシュ除去によるCMOS DRAMとの比較。Copyright 2017 The Institute of Electrical and Electronics Engineers, Inc. All Rights reserved. Translated from English into Japanese by JST【Powered by NICT】

シソーラス用語： CMOS ,  コンデンサ ,  スループット ,  *DRAM ,  利得 ,  計算機アーキテクチャ
準シソーラス用語： 負性微分抵抗 , 【Automatic Indexing@JST】

分類 (1件)： トランジスタ  (NC03070N)

タイトルに関連する用語 (2件)： トンネルFET ,  DRAM