文献

J-GLOBAL ID：201702256363404694   整理番号：17A0017694

FPGAソーティングアクセラレータのためのマージネットワークの改良

著者 (4件)： 齊藤誠 (東京工大 工) ,  眞下達 (東京工大 大学院情報理工学研究科) ,  Chu Thiem Van (東京工大 大学院情報理工学研究科) ,  吉瀬謙二 (東京工大 情報理工学院)
資料名： 電子情報通信学会技術研究報告  (IEICE Technical Report (Institute of Electronics, Information and Communication Engineers))
巻： 116  号： 332(RECONF2016 40-50)  ページ： 13-18  発行年： 2016年11月21日 
JST資料番号： S0532B  ISSN： 0913-5685  資料種別： 会議録 (C)
記事区分： 原著論文  発行国： 日本 (JPN)  言語： 日本語 (JA)

抄録/ポイント： ソーティングは,データベース処理やグラフ解析を行う多数のアプリケーションで使用されている,重要な処理である。そこで,これらのアプリケーションの高速化として,ソート処理をFPGAにオフロードする手法が研究されており,現在,FPGAソーティングアクセラレータはCPUやGPUを用いた手法と比較して高い性能が得られるようになっている。この既存アクセラレータのほとんどは,マージソートベースのアルゴリズムを採用しており,そうしたアクセラレータにおいて,2つのソート済みの列を1つの列にマージするモジュールであるマージネットワークは,決定的な役割を果たしている。本稿では,このマージネットワークに注目し,従来の実装を見直すことで,同等の機能をより小さい規模で実現する最適化手法を示す。また,その実装を評価し,性能向上について議論する。(著者抄録)

シソーラス用語： *FPGA ,  *ソーティング ,  *データ処理システム ,  マージング ,  ネットワーク ,  最適化手法 ,  アルゴリズム
準シソーラス用語： *アクセラレータ ,  マージ

分類 (2件)： 計算機網  (JC03000K) ,  その他の情報処理  (JE15050M)

タイトルに関連する用語 (2件)： FPGA ,  マージ