文献

J-GLOBAL ID：201702257805206319   整理番号：17A1571299

修正加算器を用いた提案された高速64ビットVLIWマイクロプロセッサ【Powered by NICT】

Proposed high speed 64-bit VLIW microprocessor with modified adders

著者 (5件)： Jain Karan (Department of Electronics and Communication Engineering, Amity School of Engineering and Technology, Noida) ,  Verma Aishwarya (Department of Electronics and Communication Engineering, Amity School of Engineering and Technology, Noida) ,  Tyagi Devyani (Department of Electronics and Communication Engineering, Amity School of Engineering and Technology, Noida) ,  Mehra Anu (Department of Electronics and Communication Engineering, Amity School of Engineering and Technology, Noida) ,  Gaur Nidhi (Amity University Uttar Pradesh, India)
資料名： IEEE Conference Proceedings  (IEEE Conference Proceedings)
巻： 2017  号： SPIN  ページ： 316-319  発行年： 2017年 
JST資料番号： W2441A  資料種別： 会議録 (C)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： 本論文では,概念,特性,64ビット高速VLIWマイクロプロセッサの原理と構造を示した。マイクロプロセッサは,16種類操作機能のを容易にした。これらのうち,著者らの主な焦点は,アド操作である。アド操作はLing加算器を用いた64ビット加算器すなわち,桁上げ先見加算器,桁上げ選択加算器,リップル桁上げ加算器,Weinberger加算器,Ling加算器と修正CSLAを用いて実装した。これらの異なるプロセッサアーキテクチャは,遅延を比較した。導入Ling加算器を用いた改良CSLA建築が最高速になることが観察された。設計は,Xilinx Virtex7FPGA,xc7vx690tffg1761 2デバイス実装し,シミュレートし,合成し,実装VerilogH DLを用いたXilinx Vivado2015.4の助けを借りて。Copyright 2017 The Institute of Electrical and Electronics Engineers, Inc. All Rights reserved. Translated from English into Japanese by JST【Powered by NICT】

シソーラス用語： *マイクロプロセッサ ,  *加算器 ,  高速度
準シソーラス用語： プロセッサアーキテクチャ ,  VLIWアーキテクチャ , 【Automatic Indexing@JST】

分類 (2件)： 論理回路  (NC05070B) ,  汎用演算制御装置  (JC04020N)

タイトルに関連する用語 (4件)： 加算器 ,  提案 ,  VLIW ,  マイクロプロセッサ