電力分配回路網の仮想プロトタイピング  プリレイアウト設計,シミュレーションおよび測定

ZHANG Jun Wu; CHUA Eng Kee; SEE Kye Yak

文献

J-GLOBAL ID：201702258424805026 整理番号：17A0685221

電力分配回路網の仮想プロトタイピングプリレイアウト設計,シミュレーションおよび測定

Power Distribution Network Virtual Prototyping: A Demonstration of Pre-layout Design, Simulation & Measurement

出版者サイト複写サービスで全文入手 {{ this.onShowCLink("http://jdream3.com/copy/?sid=JGLOBAL&noSystem=1&documentNoArray=17A0685221&COPY=1") }}
高度な検索・分析はJDreamⅢで {{ this.onShowJLink("http://jdream3.com/lp/jglobal/index.html?docNo=17A0685221&from=J-GLOBAL&jstjournalNo=S0532B") }}

著者 (3件)： , ,
資料名：
巻： 117 号： 32(EMCJ2017 7-20) ページ： 63-66 発行年： 2017年05月11日
JST資料番号： S0532B ISSN： 0913-5685 資料種別：会議録 (C)
記事区分：原著論文発行国：日本 (JPN) 言語：英語 (EN)

, , , , , ,
, , , ,

電源回路 , CAD,CAM

引用文献 (6件)：

W. Chen, M. Jingkun, G. Selli, L. Shaofeng, Z. Lin, F. Jun, et al., ′′An efficient approach for power delivery network design with closed-form expressions for parasitic interconnect inductances,′′ Advanced Packaging, IEEE Transactions on, vol.29, pp.320-334, 2006.
K. Jingook, R. Liehui, and F. Jun, ′′Physics-Based Inductance Extraction for Via Arrays in Parallel Planes for Power Distribution Network Design,′′ Microwave Theory and Techniques, IEEE Transactions on, vol.58, pp.2434-2447, 2010.
R. Rimolo-Donadio, G. Xiaoxiong, Y. H. Kwark, M. B. Ritter, B. Archambeault, F. De Paulis, et al., ′′Physics-Based Via and Trace Models for Efficient Link Simulation on Multilayer Structures Up to 40 GHz,′′ Microwave Theory and Techniques, IEEE Transactions on, vol.57, pp.2072-2083, 2009.
P. Siming and B. Achkir, ′′Optimization of power delivery network design for multiple supply voltages,′′ in Electromagnetic Compatibility (EMC), 2013 IEEE International Symposium on, 2013, pp.333-337.
J. W. Zhang, E. K. Chua, K. Y. See, W. J. Koh, and W. Y. Chang, ′′Pre-layout multi-layer PDN model for high-speed board,′′ in 2016 Asia-Pacific International Symposium on Electromagnetic Compatibility (APEMC), 2016, pp.269-272.

, , , ,

前のページに戻る

電力分配回路網の仮想プロトタイピング プリレイアウト設計,シミュレーションおよび測定

電力分配回路網の仮想プロトタイピングプリレイアウト設計,シミュレーションおよび測定