抄録/ポイント:
抄録/ポイント
文献の概要を数百字程度の日本語でまとめたものです。
部分表示の続きは、JDreamⅢ(有料)でご覧頂けます。
J-GLOBALでは書誌(タイトル、著者名等)登載から半年以上経過後に表示されますが、医療系文献の場合はMyJ-GLOBALでのログインが必要です。
検証は集積回路(IC)設計プロセスにおける重要な段階である。設計を検証するために,設計に基づいた主張のセットを発生させた。設計は,シミュレーションや形式的ツール用いて,設計は生成されたアサーションを破らないことを確認するためにチェックした。アサーションのいずれかが破られているならば,設計バグが検出された。検証の品質は,アサーションのセットと設計機能のそれらがカバーどの程度に直接関係している。本論文では,セット高品質設計アサーションを自動生成する方法を提案した。法は設計記述と自動テストパターン生成(ATPG)に基づいている。提案した方法は設計入力空間の100%をカバーし,多重クロックサイクルにできると考えられる設計アサーションを生成する。著者らの実験では,OpenCoresからUSB2.0モデルの性質/アサーションを生成した。これらの主張は小型であり,各ターゲットノードの100%入力空間被覆率を提供した。Copyright 2017 The Institute of Electrical and Electronics Engineers, Inc. All Rights reserved. Translated from English into Japanese by JST【Powered by NICT】