文献

J-GLOBAL ID：201702261316616850   整理番号：17A0825271

Dフリップフロップのシングルイベントアップセット感度:130nm技術ノードにおけるバルクSiとPDSOIの比較【Powered by NICT】

Single Event Upset Sensitivity of D-Flip Flop: Comparison of PDSOI With Bulk Si at 130 nm Technology Node

著者 (9件)： Zhang Leqing (State Key Laboratory of Functional Materials for Informatics, Shanghai Institute of Microsystem and Information Technology, Chinese Academy of Sciences, Shanghai, China) ,  Xu Jialing (Shanghai Engineering Center for Microsatellites, Chinese Academy of Sciences, Shanghai, China) ,  Fan Shuang (State Key Laboratory of Functional Materials for Informatics, Shanghai Institute of Microsystem and Information Technology, Chinese Academy of Sciences, Shanghai, China) ,  Dai Lihua (State Key Laboratory of Functional Materials for Informatics, Shanghai Institute of Microsystem and Information Technology, Chinese Academy of Sciences, Shanghai, China) ,  Bi Dawei (Shanghai Institute of Microsystem and Information Technology, Chinese Academy of Sciences, Shanghai, China) ,  Lu Jian (Shanghai Engineering Center for Microsatellites, Chinese Academy of Sciences, Shanghai, China) ,  Hu Zhiyuan (Shanghai Institute of Microsystem and Information Technology, Chinese Academy of Sciences, Shanghai, China) ,  Zhang Mengying (State Key Laboratory of Functional Materials for Informatics, Shanghai Institute of Microsystem and Information Technology, Chinese Academy of Sciences, Shanghai, China) ,  Zhang Zhengxuan (Shanghai Institute of Microsystem and Information Technology, Chinese Academy of Sciences, Shanghai, China)
資料名： IEEE Transactions on Nuclear Science  (IEEE Transactions on Nuclear Science)
巻： 64  号： 1  ページ： 683-688  発行年： 2017年 
JST資料番号： C0235A  ISSN： 0018-9499  CODEN： IETNAE  資料種別： 逐次刊行物 (A)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： シングルイベントアップセットを130nm CMOSバルクSiとPDSOI技術におけるディジタル記憶細胞で研究した。異なる技術と硬化手法とSEUの感度は重イオン放射線実験を用いて調べた。Dフリップフロップ鎖における誤り数を用いて,アップセット感度に対する種々のセル設計とPDSOI硬化法の影響を決定した。種々のフリップフロップを設計し,結合シフトレジスタ鎖として,照射により誘起された誤差数はPDSOI技術の有効性を調べるために記録した。PDSOI技術は130nm技術ノードでの据込ロバスト性対バルクSiの点で優れた性能を有することが分かった。PDSOI技術で実現した同じ設計構造はデバイスの薄い頂部領域中の電気的に活性な接合により収集される基板に生成された電荷可能にしないその完全誘電体分離構造のために,より高いSEUしきい値LETとはるかに低い飽和断面積を持ち,トランジスタにおけるp-n接合の有感体積を減少させた。実験結果で示したように,NRH_SOI(放射線硬化SOIではない)は約25%の面積を節約するはるかに低いSER対DICE_Si,PDSOI手段はまだSEU率の低減に明らかな利点を持つが,その必要なボディ接触がある余分な面積を消費しなければならない。Copyright 2017 The Institute of Electrical and Electronics Engineers, Inc. All Rights reserved. Translated from English into Japanese by JST【Powered by NICT】

シソーラス用語： ロバスト性 ,  CMOS ,  *双安定回路 ,  電荷 ,  ディジタル方式 ,  PN接合 ,  シフトレジスタ ,  *SEU【シングルイベント】 ,  誘電体 ,  重イオン ,  放射線架橋 ,  据込鍛造 ,  *ケイ素 ,  断面積 ,  放射線

分類 (2件)： 半導体の放射線による構造と物性の変化  (BK16123E) ,  半導体集積回路  (NC03162T)

タイトルに関連する用語 (6件)： Dフリップフロップ ,  シングルイベントアップセット ,  感度 ,  ノード ,  バルク ,  Si