文献

J-GLOBAL ID：201702261675336322   整理番号：17A1026116

ドーパントが含まれていないCMOSのための電気的に再構成可能なデュアル金属ゲート平面電界効果トランジスタの作製とシミュレーション【Powered by NICT】

Fabrication and simulation of electrically reconfigurable dual metal-gate planar field-effect transistors for dopant-free CMOS

著者 (3件)： Krauss Tillmann (Institute for Semiconductor Technology and Nanoelectronics, Technische Universitaet Darmstadt, Germany) ,  Wessely Frank (Institute for Semiconductor Technology and Nanoelectronics, Technische Universitaet Darmstadt, Germany) ,  Schwalke Udo (Institute for Semiconductor Technology and Nanoelectronics, Technische Universitaet Darmstadt, Germany)
資料名： IEEE Conference Proceedings  (IEEE Conference Proceedings)
巻： 2017  号： DTIS  ページ： 1-6  発行年： 2017年 
JST資料番号： W2441A  資料種別： 会議録 (C)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： 本論文では,シミュレーションにより説明し,二重仕事関数金属ゲートを用いた静電的にドープした,再構成可能な平面電界効果トランジスタの作製したデバイスの実証による著者らの以前の研究を拡張した。この二重ゲート汎用FETのための技術的基礎は,シリコン-オン-絶縁体基板上のSchottky S/D接合を含んでいた。トランジスタ型,すなわちn型あるいはp型FET,ディジタル集積回路の設計における多様性と柔軟性を有意に増加させ,制御ゲート電圧を印加することにより運転中の電気的に選択可能である。Copyright 2017 The Institute of Electrical and Electronics Engineers, Inc. All Rights reserved. Translated from English into Japanese by JST【Powered by NICT】

シソーラス用語： ディジタル集積回路 ,  *FET【トランジスタ】 ,  *ドーパント ,  柔軟性 ,  絶縁体 ,  *CMOS ,  仕事関数 ,  *トランジスタ ,  ドーピング
準シソーラス用語： ゲート電圧 ,  二重ゲート ,  *メタルゲート ,  *再構成可能性 , 【Automatic Indexing@JST】

分類 (1件)： トランジスタ  (NC03070N)

タイトルに関連する用語 (8件)： ドーパント ,  CMOS ,  再構成 ,  デュアル ,  金属ゲート ,  電界効果トランジスタ ,  作製 ,  シミュレーション