文献

J-GLOBAL ID：201702262105304460   整理番号：17A0953257

ゲートオールアラウンドチャージトラップフラッシュメモリの高度にコンパクトで正確な回路レベルのマクロモデリング

Highly compact and accurate circuit-level macro modeling of gate-all-around charge-trap flash memory

著者 (5件)： KIM Seunghyun (Seoul National Univ., Seoul, KOR) ,  LEE Sang-Ho (Seoul National Univ., Seoul, KOR) ,  KIM Young-Goan (Novachips, Gyeonggi, KOR) ,  CHO Seongjae (Gachon Univ., Gyeonggi, KOR) ,  PARK Byung-Gook (Seoul National Univ., Seoul, KOR)
資料名： Japanese Journal of Applied Physics  (Japanese Journal of Applied Physics)
巻： 56  号： 1  ページ： 014302.1-014302.5  発行年： 2017年01月 
JST資料番号： G0520B  ISSN： 0021-4922  CODEN： JJAPB6  資料種別： 逐次刊行物 (A)
記事区分： 原著論文  発行国： イギリス (GBR)  言語： 英語 (EN)

抄録/ポイント： 本論文では,プログラム動作をより正確に記述するための過渡特性を考慮して,ゲートオールアラウンド(GAA)チャージトラップフラッシュ(CTF)メモリセルの信頼性の高い回路モデルを提案する。これまでの文献ではいくつかのコンパクトモデルが報告されているが,時間に依存する挙動は正確には反映されておらず,動作時間が経過するにつれて故障が悪化する傾向がある。らに,この研究で開発されたSPICEモデルは,シリコン酸化物-窒化物-酸化物-シリコン(SONOS)を有する製造されたフラッシュメモリセルの測定結果によって検証された。この現実性の高いなモデルは,システムアーキテクチャを設計し,主要な3次元(3D)スタックCTFメモリの動作スキームを設定するのに有益であると考えられる。(翻訳著者抄録)

シソーラス用語： *不揮発性メモリ ,  *フラッシュメモリ ,  モデリング ,  *素子構造 ,  窒化ケイ素 ,  電荷 ,  電荷分布 ,  電流 ,  トンネル効果 ,  *回路モデル
準シソーラス用語： SONOSメモリ ,  マクロモデリング ,  ゲートオールアラウンド構造 ,  SONOS構造 ,  トラップ電荷 ,  トンネリング電流 ,  集積回路モデル

分類 (1件)： 半導体集積回路  (NC03162T)

引用文献 (31件)：

• L. Larcher, A. Padovani, P. Pavan, I. Rimmaudo, A. Calderoni, G. Molteni, F. Gattel, and P. Fantini, Proc. SISPAD, 2007, p. 293.
• M. Kang, W. Hahn, I. H. Park, Y. Song, H. Lee, K. Choi, Y. Lim, S.-M. Joe, D. H. Chae, and H. Shin, Jpn. J. Appl. Phys. 50, 100204 (2011).
• D.-H. Kim, S. Cho, D. H. Li, J.-G. Yun, J. H. Lee, G. S. Lee, Y. Kim, W. B. Shim, S. H. Park, W. Kim, H. Shin, and B.-G. Park, Jpn. J. Appl. Phys. 49, 084301 (2010).
• L. Larcher, P. Pavan, S. Pietri, L. Albani, and A. Marmiroli, IEEE Trans. Electron Devices 49, 301 (2002).
• Y. Kim, J. Y. Seo, S.-H. Lee, and B.-G. Park, J. Semicond. Technol. Sci. 14, 566 (2014).

タイトルに関連する用語 (3件)： ゲート ,  コンパクト ,  マクロモデリング