文献

J-GLOBAL ID：201702262757144114   整理番号：17A0565955

45nmテクノロジ向けオープンソース・プロセス設計キットを用いたレジスタキャッシュシステムの設計

Design of a Register Cache System with an Open Source Process Design Kit for 45nm Technology

著者 (5件)： YAMADA Junji (Graduate School of Information Science and Technology, The University of Tokyo) ,  JIMBO Ushio (Department of Informatics, School of Multidisciplinary Sciences, SOKENDAI (Graduate University for Advanced Studies)) ,  SHIOYA Ryota (Graduate School of Engineering, Nagoya University) ,  GOSHIMA Masahiro (Graduate School of Information Science and Technology, National Institute of Informatics) ,  SAKAI Shuichi (Graduate School of Information Science and Technology, The University of Tokyo)
資料名： IEICE Transactions on Electronics (Web)  (IEICE Transactions on Electronics (Web))
巻： E100.C  号： 3  ページ： 232-244(J-STAGE)  発行年： 2017年 
JST資料番号： U0468A  ISSN： 1745-1353  資料種別： 逐次刊行物 (A)
記事区分： 原著論文  発行国： 日本 (JPN)  言語： 英語 (EN)

抄録/ポイント： 8個実装したスーパースカラコアでは,一般にレジスタファイルに24ポートのRAMが必要である。マルチポートRAMの面積とエネルギー消費は,ポート数の2乗に比例して増加する。レジスタキャッシュの利用により,レジスタファイルの面積とエネルギー消費を削減することができる。しかし,以前のレジスタキャッシュシステムでは,レジスタキャッシュミスによってIPCが低下するという問題があった。そこで,筆者らは,IPCの問題を解決するために,パイプライン構造を変更して,「無遅延指向のレジスタキャッシュシステム(NORCS)」を提案した。主にNORCSをマイクロアーキテクチャの観点から評価した結果,NORCSは従来のレジスタファイルとほぼ同じIPCを維持できることを示した。NVIDIAの研究者は,同じ考え方をGPUに採用した。しかし,LSI設計の観点からの評価が,不十分であった。筆者らは,CACTIを使用して,面積とエネルギー消費量を評価した。CACTIは,キャッシュ設計のための設計空間探査ツールであり,いくつかの大まかな近似を採用している。したがって,本稿では,45nmテクノロジのオープンソース・プロセスデザインキットであるFreePDK45を使用して,NORCSの設計を開示した。NORCSのメモリセルとアレイを手動でレイアウトを行い,そのレイアウトから抽出したRC寄生成分を用いてSPICEシミュレーションを実行した。その結果,フルポートレジスタファイルから,8エントリのNORCSを用いると,面積とエネルギー消費をそれぞれ75.2%と48.2%削減できることを示した。得られた結果には,元の記事では提示しなかった遅延も含まれている。クリティカルパスの遅延は,レジスタファイルの読み込みに同じ2サイクルを割り当てた場合,それぞれ8エントリNORCSと従来のマルチポートレジスタファイルでは307psと318psであった。(翻訳著者抄録)

シソーラス用語： キャッシュメモリ ,  *演算プロセッサ ,  半導体プロセス ,  プロセス設計 ,  パイプライン演算 ,  *設計 ,  マイクロプロセッサ ,  専用プロセッサ ,  モデル ,  *電子回路
準シソーラス用語： 45nmプロセス ,  GPU【プロセッサ】 ,  *LSI設計 ,  SPICEモデル ,  *スーパースカラープロセッサ ,  *マルチポート回路

著者キーワード (4件)： register file ,  register cache ,  digital design ,  freePDK

分類 (2件)： 論理回路  (NC05070B) ,  半導体集積回路  (NC03162T)

引用文献 (21件)：

• [1] The Standard Performance Evaluation Corporation, SPEC CPU 2006. http://www.spec.org/cpu2006/
• [2] B. Sinharoy, J.A. Van Norstrand, R.J. Eickemeyer, H.Q. Le, J. Leenstra, D.Q. Nguyen, B. Konigsburg, K. Ward, M.D. Brown, J.E. Moreira, D. Levitan, S. Tung, D. Hrusecky, J.W. Bishop, M. Gschwind, M. Boersma, M. Kroener, M. Kaltenbach, T. Karkhanis, and K.M. Fernsler, “IBM POWER8 processor core microarchitecture,” IBM J. Res. & Dev., vol.59, no.1, pp.2:1-2:21, Jan. 2015.
• [3] L. Gwennap, “Skylake speedshifts to next gear,” Microprocessor Report, Sept. 2015.
• [4] N.H.E. Weste and D.M. Harris, CMOS VLSI Design: A Circuits and Systems Perspective, 4 ed., Addison Wesley, 2011.
• [5] S. Rixner, W.J. Dally, B. Khailany, P. Mattson, U.J. Kapasi, and J.D. Owens, “Register organization for media processing,” Proc. International Symposium on High-Performance Computer Architecture (HPCA), pp.375-386, 2000.

タイトルに関連する用語 (4件)： テクノロジ ,  オープンソース ,  プロセス ,  設計