文献

J-GLOBAL ID：201702263903136309   整理番号：17A1262865

OFDMビット誤り率性能に及ぼす時間インタリーブA DC回路におけるオフセット不整合の影響【Powered by NICT】

Effect of Offset Mismatch in Time-Interleaved ADC Circuits on OFDM-BER Performance

著者 (3件)： Huynh Vo-Trung-Dung (TELIN Department, Digital Communications Research Group, Ghent University, Ghent, Belgium) ,  Noels Nele (TELIN Department, Digital Communications Research Group, Ghent University, Ghent, Belgium) ,  Steendam Heidi (TELIN Department, Digital Communications Research Group, Ghent University, Ghent, Belgium)
資料名： IEEE Transactions on Circuits and Systems 1: Regular Papers  (IEEE Transactions on Circuits and Systems 1: Regular Papers)
巻： 64  号： 8  ページ： 2195-2206  発行年： 2017年 
JST資料番号： C0226B  ISSN： 1549-8328  CODEN： ITCSCH  資料種別： 逐次刊行物 (A)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： 本論文では,直交周波数分割多重システムにおけるパルス振幅変調あるいは直交振幅変調信号のための受信機のビット誤り率(BER)性能に及ぼす時間インタリーブアナログ-ディジタル変換器(TI ADC)回路におけるオフセット不整合の影響を解析した。,高信号対雑音比(SNR)と大きなオフセット不整合値のみであることを単純化したBER表現と同様に,正確なBER表現を導いた。得られた正確なBER表現から,オフセット不整合レベルで確立されている,BER性能は,高いSNRで誤りフロアを示した。数値結果はさらに25%しきい値以上の以下のオフセット不整合レベル,オフセット不整合は,エラーフロアを引き起こすを抑制するならば,オフセット不整合の無いケースと比較してBER性能劣化を本質的にないことを示した。われわれの分析はさらに,オフセット不整合の許容レベルはサブA DCの数の平方根に比例し,予想されるものとは対照的に,許容できるオフセット不整合レベルは実際にサブA DCの数と共に増加することを示していることを立証した。Copyright 2017 The Institute of Electrical and Electronics Engineers, Inc. All Rights reserved. Translated from English into Japanese by JST【Powered by NICT】

シソーラス用語： SN比 ,  *オフセット ,  許容量 ,  受信機 ,  *OFDM ,  簡素化 ,  *不整合 ,  ディジタル方式 ,  PAM【信号】 ,  変換器 ,  QAM【信号】
準シソーラス用語： 性能劣化 ,  エラーフロア ,  *時間インターリーブ ,  *ビット誤り率 , 【Automatic Indexing@JST】

分類 (1件)： AD・DA変換回路  (NC05080M)

タイトルに関連する用語 (6件)： OFDM ,  ビット誤り率 ,  インタリーブ ,  DC ,  オフセット ,  不整合