抄録/ポイント：
抄録/ポイント
文献の概要を数百字程度の日本語でまとめたものです。
部分表示の続きは、JDreamⅢ(有料)でご覧頂けます。
J-GLOBALでは書誌(タイトル、著者名等)登載から半年以上経過後に表示されますが、医療系文献の場合はMyJ-GLOBALでのログインが必要です。
背景/目的:現代では,様々な低電力VLSI回路の急速な発展のために,回路の性能に影響する主な要因は非常に重要性を増している。スタティックランダムアクセスメモリ(SRAM)は,低電力VLSIシステムで採用されている重要な回路の一つである。多くの研究者は,効率的なSRAM設計とSRAMセルの安定性の増加に向けて焦点を当て続けている。一般に,単一ビット線SRAMセルである二重ビット線SRAMセルよりも安定であった。SRAMセルの安定性はいくつかの因子に依存し,ワード線電圧の制御,読取り中の漏れ電力と電力消費/書込み動作である。今日,いくつかの低消費電力技術はSRAMセルの安定性を増加させるために開発した。一つのような技術は,断熱やエネルギー回収技術と呼ばれる従来にない方法である。SRAMセルの動作におけるこの断熱技術の適用は,読出し雑音マージンを向上させることができる,SRAMセルの安定性を決定するからである。断熱技術は主に断熱論理回路は,少ない電力を消費し,エネルギーを保存し,回路ノードから電荷をreutilizesことを焦点上で動作する。読出し雑音マージンの改善を示す新しいSRAMセルを提案した。方法/統計解析:Cadence EDAツールシミュレーションのために使用した。異なるSRAMセルのレイアウトは,180nmと45nm CMOS技術ライブラリを用いて行った。読取および書込操作出力,電力計算と読出し雑音マージン計算はケイデンスすばらしいツールの助けを借りて行った。読出し雑音マージンを計算するために,二交差結合インバータのグラフ入出力特性をプロットし,グラフにおける正方形の最大値は読出し雑音マージンのための値を提供した。さらに,電力消費と読み取りマージンの観点から考察した提案されたSRAMセルを伴った従来のSRAMセルの比較。結論/改善:提案されたSRAMセルの結果は,従来のSRAMセルと比較した。提案したSRAMセルの全電力消費は1.061e,3Wであり,読出し雑音マージンの値は0.115であった。一方,従来の6T SRAMセルは0.121のリードノイズマージンと1.033e,3Wの全電力消費を招く。従来の6T SRAMセルと比較した場合,提案した回路の消費電力は3.1%減少した。さらに,既存の技術と比較した場合,提案したSRAMセルアーキテクチャは52.17%より良い読出し雑音マージンを持っている。Copyright 2017 The Institute of Electrical and Electronics Engineers, Inc. All Rights reserved. Translated from English into Japanese by JST【Powered by NICT】
