文献

J-GLOBAL ID：201702266463965370   整理番号：17A0852278

デバイス特性の向上のためのドーピングのないsuperトンネルFETの新しい設計法【Powered by NICT】

A New Design Approach of Dopingless Tunnel FET for Enhancement of Device Characteristics

著者 (4件)： Raad Bhagwan Ram (Nanoelectronics and VLSI Laboratory, Electronics and Communication Engineering Discipline, Indian Institute of Information Technology, Design and Manufacturing, Jabalpur, India) ,  Tirkey Sukeshni (Nanoelectronics and VLSI Laboratory, Electronics and Communication Engineering Discipline, Indian Institute of Information Technology, Design and Manufacturing, Jabalpur, India) ,  Sharma Dheeraj (Nanoelectronics and VLSI Laboratory, Electronics and Communication Engineering Discipline, Indian Institute of Information Technology, Design and Manufacturing, Jabalpur, India) ,  Kondekar Pravin (Nanoelectronics and VLSI Laboratory, Electronics and Communication Engineering Discipline, Indian Institute of Information Technology, Design and Manufacturing, Jabalpur, India)
資料名： IEEE Transactions on Electron Devices  (IEEE Transactions on Electron Devices)
巻： 64  号： 4  ページ： 1830-1836  発行年： 2017年 
JST資料番号： C0222A  ISSN： 0018-9383  CODEN： IETDAI  資料種別： 逐次刊行物 (A)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： サブナノメータトンネルFET(TFET)の急激なトンネル接合の形成は良好な電気的挙動を達成するために重要である。この作業はdopingless TFET(DL TFETs)の場合にはより挑戦的である。この問題では,DL TFETの新しい設計,金属層をトンネル障壁の存在に起因する低いオン状態電流(I_on)の問題を克服するために従来のdopingless n TFETのゲートとソース電極(p+領域を誘導することに使用される)の間に存在する空間で酸化物領域に配置されているを提案した。提案修正によって,ソース/チャネル界面,この界面での電荷キャリアのより高いトンネル生成速度を可能にするで急峻なトンネル接合を達成するために有用である。金属層(ML)の仕事関数の最適化はI_on,点サブしきい値スイングとしきい値電圧(V_th)を改善するために行った。最後に,その長さのゲート/ソース端子と最適化からMLミスアラインメントの影響も提示した。Copyright 2017 The Institute of Electrical and Electronics Engineers, Inc. All Rights reserved. Translated from English into Japanese by JST【Powered by NICT】

シソーラス用語： 不整合 ,  界面 ,  最適化 ,  *トンネル接合 ,  酸化物 ,  チャネル ,  仕事関数 ,  電流
準シソーラス用語： 閾値電圧 ,  サブ閾値スイング ,  電荷キャリア ,  オン状態 ,  トンネル障壁 ,  *トンネル電界効果トランジスタ ,  *デバイス特性 , 【Automatic Indexing@JST】

分類 (1件)： トランジスタ  (NC03070N)

タイトルに関連する用語 (4件)： デバイス特性 ,  ドーピング ,  トンネルFET ,  設計法