文献
J-GLOBAL ID:201702268558243389   整理番号:17A0852596

再利用パワーゲーティングインフラストラクチャによるB TIエージングの粗視化オンラインモニタリング【Powered by NICT】

Coarse-Grained Online Monitoring of BTI Aging by Reusing Power-Gating Infrastructure
著者 (6件):
資料名:
巻: 25  号:ページ: 1397-1407  発行年: 2017年 
JST資料番号: W0516A  ISSN: 1063-8210  CODEN: ITCOB4  資料種別: 逐次刊行物 (A)
記事区分: 原著論文  発行国: アメリカ合衆国 (USA)  言語: 英語 (EN)
抄録/ポイント:
抄録/ポイント
文献の概要を数百字程度の日本語でまとめたものです。
部分表示の続きは、JDreamⅢ(有料)でご覧頂けます。
J-GLOBALでは書誌(タイトル、著者名等)登載から半年以上経過後に表示されますが、医療系文献の場合はMyJ-GLOBALでのログインが必要です。
本論文では,パワーゲーティングインフラストラクチャを利用して回路のオンラインバイアス温度不安定性(BTI)老化をモニタリングするための新規粗粒法を提示した。提案した技術は,待機手術,その値はパワーゲート設計(PGD)におけるCMOSデバイスのしきい値電圧に依存する時の仮想電力網の放電時間を監視することに依存している。分布センサを必要とせず,仮想電力系統は既にPGDに分布しているためである。収集した測定によれば,PGDのBTI劣化状態を評価するための正常待機動作と処理ブロックを用いた放電時間を同時に測定のためのハードウェアブロックで構成されている。SPICEシミュレーションを通して,提案した技術のBTI劣化推定誤差は静的動作周波数と動的電圧と周波数スケーリングとPGDsに対して1%と6.2%以下であることを示した。その面積コストも無視できることが分かった。放電時間をモニタリングのために消費されるエネルギーにより誘起されたパワーゲーティング最小遊休時間(MIT)コストはx86またはARM命令セットを用いた二スカラー機械モデルで評価した。が1.3以下の×1.45×元電力ゲーティングMITをが分かった。ARM皮質M0プロセッサ,65nm CMOS技術を用いて製造したを含む五実際のチップで行った加速時効実験により提案した方法を検証した。Copyright 2017 The Institute of Electrical and Electronics Engineers, Inc. All Rights reserved. Translated from English into Japanese by JST【Powered by NICT】
シソーラス用語:
シソーラス用語/準シソーラス用語
文献のテーマを表すキーワードです。
部分表示の続きはJDreamⅢ(有料)でご覧いただけます。
J-GLOBALでは書誌(タイトル、著者名等)登載から半年以上経過後に表示されますが、医療系文献の場合はMyJ-GLOBALでのログインが必要です。

準シソーラス用語:
シソーラス用語/準シソーラス用語
文献のテーマを表すキーワードです。
部分表示の続きはJDreamⅢ(有料)でご覧いただけます。
J-GLOBALでは書誌(タイトル、著者名等)登載から半年以上経過後に表示されますが、医療系文献の場合はMyJ-GLOBALでのログインが必要です。
, 【Automatic Indexing@JST】
分類 (1件):
分類
JSTが定めた文献の分類名称とコードです
半導体集積回路 

前のページに戻る