文献

J-GLOBAL ID：201702269221159482   整理番号：17A1571288

無接合円筒サラウンディングゲート(JLCSG)MOSFETのための電位の解析モデルと性能研究【Powered by NICT】

Analytical model and performance investigation of electric potential for junctionless cylindrical surrounding gate (JLCSG) MOSFET

著者 (4件)： Abhinav (Motilal Nehru National Institute of Technology, Allahabad-211004, India) ,  Srivastava Manish (Motilal Nehru National Institute of Technology, Allahabad-211004, India) ,  Kumar Amrish (Motilal Nehru National Institute of Technology, Allahabad-211004, India) ,  Rai Sanjeev (Motilal Nehru National Institute of Technology, Allahabad-211004, India)
資料名： IEEE Conference Proceedings  (IEEE Conference Proceedings)
巻： 2017  号： SPIN  ページ： 256-261  発行年： 2017年 
JST資料番号： W2441A  資料種別： 会議録 (C)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： 接合での円筒サラウンディングゲート(JLCSG)MOSFETの表面電位の発現は,2D Poisson方程式を用いて導出した。チャネル領域のドーピングしたソース/ドレイン領域のそれと同じではないとして提案JLCSG MOSFETは,ソース/ドレイン接合を有している。解析結果は,2次元デバイスシミュレータを用いた数値解と比較した。結果は印加ゲートとドレインバイアス電圧を用いれば,チャネルポテンシャルの変化を示した。サブ閾値スイング(SS),ION/IOFF比,閾値電圧(V_t)とドレイン誘起障壁低下(DIBL)などのJLCSG MOSFETの静電パラメータは,網羅的デバイスシミュレーションにより調べた。さらに,本論文では種々のアナログ/RF性能パラメータも調べた。性能の性能指数(FOM)は,提案したデバイスは,高速と低電力通信回路応用における明るい可能性を有していることを示した。Copyright 2017 The Institute of Electrical and Electronics Engineers, Inc. All Rights reserved. Translated from English into Japanese by JST【Powered by NICT】

シソーラス用語： チャネル ,  数値解法 ,  *円筒 ,  性能指数 ,  *解析モデル ,  二次元 ,  *MOSFET ,  表面電位
準シソーラス用語： デバイスシミュレーション ,  DIBL ,  閾値電圧 ,  サブ閾値スイング ,  バイアス電圧 ,  デバイスシミュレータ ,  *サラウンディングゲート , 【Automatic Indexing@JST】

分類 (1件)： トランジスタ  (NC03070N)

タイトルに関連する用語 (5件)： サラウンディングゲート ,  MOSFET ,  電位 ,  解析モデル ,  研究