文献

J-GLOBAL ID：201702270771017672   整理番号：17A1415042

低消費電力の半選択のないシングルエンド10トランジスタSRAMセル

Low-power half-select free single-ended 10 transistor SRAM cell

著者 (2件)： SINHA Anubhav (Birla Inst. of Technol., Ranchi, IND) ,  ISLAM Aminul (Birla Inst. of Technol., Ranchi, IND)
資料名： Microsystem Technologies  (Microsystem Technologies)
巻： 23  号： 9  ページ： 4133-4144  発行年： 2017年09月 
JST資料番号： W2056A  ISSN： 0946-7076  資料種別： 逐次刊行物 (A)
記事区分： 原著論文  発行国： ドイツ (DEU)  言語： 英語 (EN)

抄録/ポイント： 半選択セルで読み出し/書き込み動作が起こらないようにする半選択ディスターブのない10T SRAMセルを提案した。提案した設計では,データ依存スタックPMOSスイッチング書き込みアシスト方式を採用した。この特徴により,セルは,書き込み静的ノイズマージン(SNM)および書き込み遅延が改善した。この設計はまた,書き込み遅延および読み出し電流のばらつきも小さかった。提案した設計では,シングルエンドの読み出しデカップリング方式を採用し,読み出し電流がストレージノードを流れず,読み出しSNMが向上した。提案したセルは,他のセルと比較して,読み出しおよび書き込み時により少ない電力消費となるので,低電力用途にも適していた。最後に,提案した設計はより高いI_READ/I_LEAKであった。

シソーラス用語： 消費電力 ,  *SRAM ,  *記憶素子 ,  *行為 ,  データ書込 ,  雑音安定度 ,  電気回路
準シソーラス用語： ノイズ耐性 ,  *メモリセル ,  低消費電力 ,  読出回路 ,  *妨害

分類 (2件)： 半導体集積回路  (NC03162T) ,  信頼性  (KB04040H)

タイトルに関連する用語 (4件)： 低消費電力 ,  トランジスタ ,  SRAM ,  セル