文献

J-GLOBAL ID：201702270800342648   整理番号：17A0359593

90nm CMOSにおけるオンチップ可同調負荷整合回路網および電力検出を用いた60GHz電力増幅器設計

A 60-GHz power amplifier design with on-chip tunable load-matching network and power detect in 90-nm CMOS

著者 (4件)： Zheng Zonghua (Institute of VLSI Design, Zhejiang University, 38 Zheda Road, Hangzhou, 310027, China) ,  Zheng Zonghua (The Key Laboratory of RF Circuits and Systems of Ministry of Education, Hangzhou Dianzi University, Xiasha Higher Education Zone, Hangzhou 310018, China) ,  Sun Lingling (The Key Laboratory of RF Circuits and Systems of Ministry of Education, Hangzhou Dianzi University, Xiasha Higher Education Zone, Hangzhou 310018, China) ,  Liu Jun (The Key Laboratory of RF Circuits and Systems of Ministry of Education, Hangzhou Dianzi University, Xiasha Higher Education Zone, Hangzhou 310018, China)
資料名： IEEJ Transactions on Electrical and Electronic Engineering  (IEEJ Transactions on Electrical and Electronic Engineering)
巻： 12  号： 1  ページ： 140-146  発行年： 2017年01月 
JST資料番号： W1854A  ISSN： 1931-4973  資料種別： 逐次刊行物 (A)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： 本文は,オンチップバラクタ型可同調負荷整合回路網および埋込みDC温度センサ型電力検出器を用いた60GHz電力増幅器を示した。DC温度センサにより出力電力を監視でき,バラクタの制御電圧の調整により負荷整合回路網を同調できる。これを用いて予測不可能プロセス/供給電圧/温度(PVT)変動および負荷不整合を補正できる。測定結果によると,このCMOS電力増幅器の小信号利得は52GHzで6.5dBまでである。この電力増幅器は1V制御電圧で4.5%の最大電力付加効率(PAE)と共に,5dBm出力P1dBおよび7dBm飽和出力電力を達成した。バラクタの制御電圧を掃引することで,この電力増幅器は最大電力利得を得ることができ,これを用いて負荷不整合を解決できる。Copyright 2017 Wiley Publishing Japan K.K. All Rights reserved. Translated from English into Japanese by JST.

シソーラス用語： *CMOS構造 ,  *半導体チップ ,  *電力増幅器 ,  *温度センサ ,  *可変容量ダイオード ,  *整合器 ,  埋込み【挿入】 ,  *負荷 ,  電圧変動 ,  温度変動 ,  小信号利得 ,  電力付加効率 ,  利得 ,  *インピーダンス整合 ,  *回路設計 ,  容量電圧特性 ,  *電気測定 ,  電力
準シソーラス用語： オンチップ ,  プロセス変動 ,  電力利得 ,  *電力測定

著者キーワード (4件)： CMOS ,  power amplifier ,  temperature sensor ,  varactor

分類 (3件)： 増幅回路  (NC05040U) ,  半導体集積回路  (NC03162T) ,  温度測定,温度計  (AD06010K)

引用文献 (18件)：

• Tomkins A, Aroca RA, Yamamoto T. A zero-IF 60 GHz 65 nm CMOS transceiver with direct BPSK modulation demonstrating up to 6 Gb/s data rates over a 2 m wireless link''. IEEE Journal of Solid-State Circuits 2009; 44(8):2085-2099.
• Lei Z, Chunyuan Z, Hongui W. A fully integrated 60GHz four channel CMOS receiver with 7GHz ultra-wide bandwidth for IEEE 802.11ad standard. China Communications 2014; 11(6):42-50.
• Alalusi S, Brodersen R. A 60GHz phased array in CMOS. IEEE Custom Integrated Circuits Conference, San Jose, CA, 2006; 393-396.
• Valdes-Garcia A, Nicolson ST, Lai J-W. A fully integrated 16-element phased-array transmitter in SiGe BiCMOS for 60-GHz communications. IEEE Journal of Solid-State Circuits 2010; 45(12):2757-2773.
• Yoon YC, Kim J, Kim HW. A dual-mode CMOS RF power amplifier with integrated tunable matching network. IEEE Transactions on Microwave Theory and Techniques 2012; 60(1):77-88.

タイトルに関連する用語 (6件)： CMOS ,  オンチップ ,  同調 ,  整合回路網 ,  電力増幅器 ,  設計