文献

J-GLOBAL ID：201702273783023916   整理番号：17A1778350

絶縁体素子CMOS上の完全空乏化シリコン:28nmノードアナログ,RF,ミリ波,および混合信号システムオンチップ集積化のための完全な技術である【Powered by NICT】

Fully Depleted Silicon on Insulator Devices CMOS: The 28-nm Node Is the Perfect Technology for Analog, RF, mmW, and Mixed-Signal System-on-Chip Integration

著者 (1件)： Cathelin Andreia (STMicroelectronics, Croelles, France)
資料名： IEEE Solid-State Circuits Magazine  (IEEE Solid-State Circuits Magazine)
巻： 9  号： 4  ページ： 18-26  発行年： 2017年 
JST資料番号： W2270A  ISSN： 1943-0582  CODEN： SCMOCC  資料種別： 逐次刊行物 (A)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： 相補型金属酸化膜半導体(CMOS)よりMoore集積規模に対する人種は40nm技術ノードから出発して効率的なプレーナプロセス統合のためのいくつかの主要な限界を明らかにした。トランジスタチャネルは静電気では制御が困難であるより,多くのプロセス工学的方法(例えば,シリコン歪のような)を用いて,良好なキャリア速度と優れた電気特性を持つトランジスタを提供した。28nmノードから出発して,増加した電気的性能をもつトランジスタのための明白な解決策は完全に空乏化したデバイスの使用であった。二積分法は,これらの完全に空乏化したデバイスのための半導体業界で同定されている:絶縁体(FD SOI)CMOSとFET CMOSデバイス上の完全空乏化シリコン。基本キャリア半導体方程式は類似しているが,プロセス統合は非常に異なっていた。28nmノードに用いるSTMicroelectronics社製[1],[2],およびアナログ,ラジオ周波数(RF),ミリ波(mmW),および混合信号systemonチップ(SoC)統合のためのその特異性によって統合された平面FDSOI CMOS技術特徴に焦点を当てた。Copyright 2017 The Institute of Electrical and Electronics Engineers, Inc. All Rights reserved. Translated from English into Japanese by JST【Powered by NICT】

シソーラス用語： トランジスタ ,  電気特性 ,  *EHF波 ,  静電気 ,  *絶縁体 ,  *ケイ素 ,  半導体 ,  周波数 ,  *CMOS ,  積分 ,  *アナログ系
準シソーラス用語： FDSOI ,  プロセス統合 ,  *システムオンチップ ,  *混合信号 , 【Automatic Indexing@JST】

分類 (3件)： 放射線検出・検出器  (AD08020J) ,  生産形態  (KB03020E) ,  半導体集積回路  (NC03162T)

タイトルに関連する用語 (10件)： 絶縁体 ,  CMOS ,  シリコン ,  ノード ,  アナログ ,  RF ,  ミリ波 ,  混合信号 ,  システムオンチップ ,  集積化