文献

J-GLOBAL ID：201702274312078024   整理番号：17A1359765

55nm DDC技術を用いた探索とメモリ計算のための0.3V VDDmin4 2T SRAM【Powered by NICT】

A 0.3V VDDmin 4+2T SRAM for searching and in-memory computing using 55nm DDC technology

著者 (9件)： Dong Qing (University of Michigan, Ann Arbor) ,  Jeloka Supreet (University of Michigan, Ann Arbor) ,  Saligane Mehdi (University of Michigan, Ann Arbor) ,  Kim Yejoong (University of Michigan, Ann Arbor) ,  Kawaminami Masaru (Fujitsu Semiconductor America, Inc.) ,  Harada Akihiko (Fujitsu Semiconductor America, Inc.) ,  Miyoshi Satoru (Fujitsu Semiconductor America, Inc.) ,  Blaauw David (University of Michigan, Ann Arbor) ,  Sylvester Dennis (University of Michigan, Ann Arbor)
資料名： IEEE Conference Proceedings  (IEEE Conference Proceedings)
巻： 2017  号： VLSI Circuits  ページ： C160-C161  発行年： 2017年 
JST資料番号： W2441A  資料種別： 会議録 (C)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： 四+二T SRAMは,探索と論理関数を提供することを提案した。細胞は書き込みワード線(WL)としてNウエルを用い,アクセストランジスタを除去した。分割読み出し経路はインメモリ・Boole論理関数のための信頼性のあるマルチワード活性化を可能にする。SRAMは探索作業のためのBCAM/TCAMに再構成,0.35Vで0.13fJ/search/bitであった。55nm深い空乏化チャネル(DDC)技術の四十試験チップは最悪の場合の0.3V VDDminを達成した。Copyright 2017 The Institute of Electrical and Electronics Engineers, Inc. All Rights reserved. Translated from English into Japanese by JST【Powered by NICT】

シソーラス用語： 論理関数 ,  再構成 ,  *記憶装置 ,  チャネル ,  *SRAM ,  信頼性
準シソーラス用語： TCAM ,  読出し ,  ワード線 , 【Automatic Indexing@JST】

分類 (2件)： 半導体集積回路  (NC03162T) ,  集積回路一般  (NC03161C)

タイトルに関連する用語 (4件)： DDC ,  探索 ,  計算 ,  SRAM