文献

J-GLOBAL ID：201702276104459068   整理番号：17A1276949

低熱予算でのナノ機械構造のためのナノスケール高アスペクト比超鋭いチップの作製【Powered by NICT】

Fabrication of nano-scale high aspect ratio ultra sharp tips for nano-mechanical structures at low thermal budget

著者 (5件)： Wang Peng (The University of New South Wales, NSW, Australia) ,  Michael Aron (The University of New South Wales, NSW, Australia) ,  Chen Ssu Han (The University of New South Wales, NSW, Australia) ,  Chuang Ian (The University of New South Wales, NSW, Australia) ,  Kwak Chee Yee (The University of New South Wales, NSW, Australia)
資料名： IEEE Conference Proceedings  (IEEE Conference Proceedings)
巻： 2017  号： TRANSDUCERS  ページ： 1328-1331  発行年： 2017年 
JST資料番号： W2441A  資料種別： 会議録 (C)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： 本論文では,CMOS互換性のある仕方でナノ電気機械構造との統合に適した低温度で超鋭利な高アスペクト比と高密度ナノチップを形成する新しい方法を実証した。初めて,Cr熱蒸着Spindtチップは研究され,3nmほどの小さいチップ半径を達成した。幅250nmと4μm高層ナノチップのアレイは,高アスペクト比16及び1×10~9tips/cm~2の高い密度で作製した。さらに,幅250nm,1.2μm高チップは高精度と収率を有する500nm幅シリコンナノワイヤのアレイ上に統合した。アプローチの適用可能性は,単一チップ上の高速並列A FMの開発を含んでいる。Copyright 2017 The Institute of Electrical and Electronics Engineers, Inc. All Rights reserved. Translated from English into Japanese by JST【Powered by NICT】

シソーラス用語： CMOS ,  高速度 ,  上層 ,  互換性 ,  真空蒸着 ,  *低温
準シソーラス用語： シリコンナノワイヤ ,  高精度 ,  ナノチップ ,  高密度 ,  *高アスペクト比 ,  *ナノスケール ,  *ナノマシン , 【Automatic Indexing@JST】

分類 (1件)： 固体デバイス製造技術一般  (NC03030V)

タイトルに関連する用語 (5件)： 予算 ,  機械構造 ,  ナノスケール ,  高アスペクト比 ,  作製