文献

J-GLOBAL ID：201702276990651834   整理番号：17A1027363

非対称サイジング:B TI劣化に対するSRAMセルのための効果的な設計アプローチ【Powered by NICT】

Asymmetric sizing: An effective design approach for SRAM cells against BTI aging

著者 (2件)： Xuan Zuo (Ming Hsieh Department of Electrical Engineering, University of Southern California, Los Angeles, USA) ,  Gupta Sandeep K. (Ming Hsieh Department of Electrical Engineering, University of Southern California, Los Angeles, USA)
資料名： IEEE Conference Proceedings  (IEEE Conference Proceedings)
巻： 2017  号： VTS  ページ： 1-6  発行年： 2017年 
JST資料番号： W2441A  資料種別： 会議録 (C)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： ICの加齢の速度はデバイスの特徴サイズの連続した低下と共に増加した。バイアス温度不安定性(BTI)は,ナノスケールCMOSにおける主要な信頼性危険であると考えられ,SRAMセルの安定性劣化の原因となる。製造で適切に機能するSRAMセルのいくつかは,加齢に伴うそれらの所望の寿命に影響する。これは大きな時効品質損失を引き起こすであろう。加齢の一つの重要な特性,すなわち示差老化に取り組んだ。これはSRAMに貯蔵された典型的なデータの特性によって生じる。SRAMセルに異なる加齢の影響を注意深く研究した後,著者らはプロセス変動を考慮した使い方のmか月後に正しい動作の確率を最大化するためにSRAMセルのための非対称サイジング手法を提案した。著者らの実験結果は,非対称設計は対称SRAMセル設計と比較して面積当たりの最適寿命収率ではるかに良好な加齢品質損失(90×)を達成できることを示した。Copyright 2017 The Institute of Electrical and Electronics Engineers, Inc. All Rights reserved. Translated from English into Japanese by JST【Powered by NICT】

シソーラス用語： 信頼性 ,  *非対称性 ,  *対称性 ,  時効 ,  *サイジング ,  CMOS ,  品質 ,  *SRAM
準シソーラス用語： セル設計 ,  プロセス変動 ,  ナノスケール ,  バイアス温度不安定性 ,  *設計手法 , 【Automatic Indexing@JST】

分類 (2件)： 固体デバイス計測・試験・信頼性  (NC03040G) ,  トランジスタ  (NC03070N)

タイトルに関連する用語 (6件)： 非対称 ,  サイジング ,  Ti ,  SRAM ,  セル ,  設計アプローチ