文献

J-GLOBAL ID：201702277770262303   整理番号：17A1649035

断熱論理を用いたFinFETベースSRAMセルにおける電力とエネルギーの最適化【Powered by NICT】

Optimization of power and energy in FinFET based SRAM cell using adiabatic logic

著者 (2件)： Patil Sudarshan (School of Electronics Engineering, VIT University, Chennai-600127, India) ,  Bhaaskaran V S Kanchana (School of Electronics Engineering, VIT University, Chennai-600127, India)
資料名： IEEE Conference Proceedings  (IEEE Conference Proceedings)
巻： 2017  号： ICNETS2  ページ： 394-402  発行年： 2017年 
JST資料番号： W2441A  資料種別： 会議録 (C)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： 背景/目的:近年,瞬時電力消費と回路の全エネルギー散逸は,複雑なVLSIシステム設計解で考慮すべき非常に重要な因子となっている。断熱論理は技術,パワー散逸とこれらの回路のエネルギー回収能力を最適化することである,この論理VLSI回路は消費電力を再利用する。本論文では,文献に示された種々の断熱SRAMセル構造を比較した。さらに,従来のSRAMセルとすべての関連する設計は,低電力動作能力を目的としたFinFETデバイスを用いて実現した。方法/統計解析:SRAMセル設計はCadence(R)EDA環境で行われると電力及びエネルギー値は,CMOSプロセス,すなわち,180nmと32nmの32nm FinFET技術により推定した。二種類の技術図書館は電力消費の低い技術ノード効果の影響を同定するために採用した。これらSRAMセルのレイアウトをCadence(R)Assuraツールを用いて得られた。所見:結果は,FinFETに基づく断熱SRAMセル(8Tおよび9Tセル構造)の電力消費は従来の6T CMOS型SRAMセルより低いことを示した。結論/改善:本論文では,従来のSRAMセルと異なる技術ノード,すなわち,DSMとUDSMによる断熱SRAMセルは彼らのパワーとエネルギー値について比較した。断熱論理は従来の6T CMOS SRAMセルにより生じるそれと比較して低い電力およびエネルギー消費を示した。,FinFET素子を基にした回路は,素子チャネル上でのより良い制御を用いた利点を示し,短チャネル効果を減少させ,減少した漏れ電力をもたらした。断熱論理を用いたFinFET型SRAMセルは最小電力とエネルギー散逸を生じる。Copyright 2017 The Institute of Electrical and Electronics Engineers, Inc. All Rights reserved. Translated from English into Japanese by JST【Powered by NICT】

シソーラス用語： システム設計 ,  チャネル ,  *SRAM ,  電力消費 ,  超LSI ,  短チャネル効果 ,  統計解析 ,  エネルギー回収 ,  CMOS ,  *最適化 ,  消費電力 ,  エネルギー散逸 ,  再利用
準シソーラス用語： CMOSプロセス ,  *FinFET , 【Automatic Indexing@JST】

分類 (2件)： 論理回路  (NC05070B) ,  半導体集積回路  (NC03162T)

タイトルに関連する用語 (6件)： 断熱論理 ,  FinFET ,  SRAM ,  セル ,  エネルギー ,  最適化