文献

J-GLOBAL ID：201702278511259056   整理番号：17A0040921

組み立てたPCBにおけるオープン欠陥の電気的相互接続試験に対する内蔵テスト回路

A Built-in Test Circuit for Electrical Interconnect Testing of Open Defects in Assembled PCBs

著者 (7件)： Widiant (Institute of Technology and Science, Tokushima University) ,  HASHIZUME Masaki (Institute of Technology and Science, Tokushima University) ,  SUENAGA Shohei (Institute of Technology and Science, Tokushima University) ,  YOTSUYANAGI Hiroyuki (Institute of Technology and Science, Tokushima University) ,  ONO Akira (Kagawa National College of Technology) ,  LU Shyue-Kung (National Taiwan University of Science and Technology) ,  ROTH Zvi (Florida Atlantic University)
資料名： IEICE Transactions on Information and Systems (Web)  (IEICE Transactions on Information and Systems (Web))
巻： E99.D  号： 11  ページ： 2723-2733(J-STAGE)  発行年： 2016年 
JST資料番号： U0469A  ISSN： 1745-1361  資料種別： 逐次刊行物 (A)
記事区分： 原著論文  発行国： 日本 (JPN)  言語： 英語 (EN)

抄録/ポイント： 本論文で,ICとプリント回路基板との接続部に発生するオープン欠陥を検出するために,電気的相互接続テスト方法のためのビルトインテスト回路を提案した。試験方法は,試験回路内のインバータゲートの供給電流を測定することに基づく。時間変動信号を,内蔵テスト回路によってテスト信号として相互接続部に供給した。本論文で,SPICEシミュレーションとプロトタイピングICを用いた実験により,テスト回路を評価した。その実験結果は,400kHzの試験速度で抵抗性オープン欠陥及び容量性オープン欠陥に加えて,ハード・オープン欠陥をテスト法によって検出可能であることを示した。(翻訳著者抄録)

シソーラス用語： *プリント基板 ,  *欠陥 ,  相互接続 ,  *電気試験 ,  テスト構造 ,  集積回路 ,  部分 ,  インバータ ,  電流 ,  経時変化 ,  信号 ,  シミュレーション ,  プロトタイピング ,  接続部
準シソーラス用語： *PCB【基板】 ,  *電気的試験 ,  内蔵 ,  テスト回路 ,  IC【集積回路】 ,  時間変動

著者キーワード (5件)： electrical test ,  built-in test circuit ,  open defect ,  interconnect test ,  design for testability

分類 (2件)： プリント回路  (NA05040O) ,  電気・電子部品一搬  (NA05010H)

引用文献 (13件)：

• [1] T. Sumimoto, T. Maruyamay, Y. Azuma, S. Goto, M. Mondo, N. Furukawa, and S. Okada, “Detection of Defects at BGA Solder Joints by Using X-ray Imaging,” IEEE Inter. Conf. On Industr. Tech., pp.238-241, 2002.
• [2] T. Sumimoto, T. Maruyama, Y. Azuma, S. Goto, M. Mondou, N. Furukawa, and S. Okada, “Detection of Defect of BGA by Tomography Imaging,” Journal of Systemics, Cybernetics and Informatics, vol.3 no.4, pp.10-14, 2005.
• [3] H. Bleeker, P. van den Eijnden, and F. de Jong, Boundary-scan Test: a Practical Approach, Kluwer Academic Publishers, 1993.
• [4] T. Sumimoto, J. Fang, Z. Wang, T. Maruyama, Y. Azuma, S. Goto, M. Mondou, N. Furukawa, and S. Okada, “Analysis of BGA Defects by Tomographic Images,” 6th Inter. Symp. on Instrum. and Contr. Tech., vol.6357, pp.1-5, 2006.
• [5] R.P. Cruz, “Flip Chip Advanced Package Solder Joint Embrittlement Fault Isolation Using TDR,” Proc. 5th Inter. Symp. on Qual. Electr. Design, pp.190-195, 2004.

タイトルに関連する用語 (5件)： PCB ,  欠陥 ,  相互接続 ,  試験 ,  テスト回路