四柳浩之

ヨツヤナギヒロユキ | Yotsuyanagi Hiroyuki

所属機関・部署：
職名：准教授
その他の所属（所属・部署名・職名） (1件)：

徳島大学理工学部理工学科電気電子システムコース准教授

研究分野 (3件)：情報ネットワーク , 計算機システム , 電子デバイス、電子機器

研究キーワード (13件)：故障解析 , VLSIの設計とテスト , 集積回路 , ディペンダブルコンピューティング , テスト容易化設計 , テスト生成 , LSIテスト , 計算機工学 , 検査 , 論理回路 , design for testability , testing , Logic circuits

競争的資金等の研究課題 (14件)：

2023 - 2026 ダイ間配線の出荷後電気検査をも可能にする組込み型検査回路に関する研究
2023 - 2025 チップレットシステムのライフサイクル信頼性強化設計技術
2018 - 2021 積層チップ間の故障テスト用信号生成・供給回路設計手法の開発
2017 - 2021 ICチップの入出力信号線の弛張発振回路を用いた破断予兆検出法に関する研究
2014 - 2017 高位設計からのLSIの非スキャンテスト容易化動作合成及びテスト生成に関する研究

全件表示

論文 (110件)：

Senling Wang, Shaoqi Wei, Hisashi Okamoto, Tatusya Nishikawa, Hiroshi Kai, Yoshinobu Higami, Hiroyuki Yotsuyanagi, Ruijun Ma, Tianming Ni, Hiroshi Takahashi, et al. Test Point Selection for Multi-Cycle Logic BIST using Multivariate Temporal-Spatial GCNs. 2024 IEEE International Test Conference in Asia (ITC-Asia). 2024. 1-6
Kenta Sasagawa, Senling Wang, Tetsuya Nishikawa, Hiroshi Kai, Yoshinobu Higami, Hiroshi Takahashi, Hiroyuki Yotsuyanagi, Tianming Ni, Xiaoqing Wen. Deep-BMNN: Implementing Sparse Binary Neural Networks in Memory-Based Reconfigurable Processor (MRP). 2024 International Technical Conference on Circuits/Systems, Computers, and Communications (ITC-CSCC). 2024. 1-6
Daichi Akamatsu, Hiroyuki Yotsuyanagi, Masaki Hashizume. Design of an Efficient PRPG for Testing an Approximate Multiplier Using Truncation. 2024 International Technical Conference on Circuits/Systems, Computers, and Communications (ITC-CSCC). 2024. 1-5
四柳浩之, 橋爪正樹. バウンダリスキャンを用いる不完全接続の検査. エレクトロニクス実装学会誌. 2024. 27. 4. 288-293
四柳浩之. チップ間接続の半断線検出のための検査容易化設計手法. エレクトロニクス実装学会誌. 2023. 26. 2. 198-202

MISC (168件)：

四柳浩之. 3次元積層チップの実装テストとテスト容易化設計. 電気学会全国大会講演論文集(CD-ROM). 2024. 2024
吉村俊哉, 四柳浩之, 橋爪正樹. 半断線故障検査容易化設計のFPGAへの実装に関する検討. エレクトロニクス実装学会講演大会講演論文集(CD-ROM). 2024. 38th
有元康滋, 四柳浩之, 橋爪正樹. 待機モードICからの配線テスト可能なバウンダリスキャン設計についての検討. エレクトロニクス実装学会講演大会講演論文集(CD-ROM). 2023. 37th
大松正男, 大寺佑都, 四柳浩之, 橋爪正樹, LU S-K. アナログ素子のみで構成する弛緩発振器によるIC間抵抗断線の検出可能性調査. マイクロエレクトロニクスシンポジウム論文集. 2023. 33rd
赤松大地, 東海翔午, 四柳浩之, 橋爪正樹. 切り捨てビットを考慮する近似乗算器用BIST回路の面積削減について. 電子情報通信学会技術研究報告(Web). 2023. 123. 258(VLD2023 30-79)

特許 (6件)：

書籍 (3件)：

Verilog HDLで学ぶコンピュータアーキテクチャ
コロナ社 2024 ISBN:9784339029406
Three-Dimensional Integration of Semiconductors: Processing, Materials, and Applications
Springer 2015
LSIテスティングハンドブック
オーム社 2008 ISBN:4274206327

学歴 (4件)：

- 1998 大阪大学工学研究科応用物理学
- 1998 大阪大学
- 1993 大阪大学工学部応用物理学
- 1993 大阪大学

学位 (1件)：

博士(工学) (大阪大学)

経歴 (6件)：

2017/04 - 現在徳島大学大学院社会産業理工学研究部准教授
2016/04 - 2017/03 徳島大学大学院理工学研究部准教授
2007/04 - 2016/03 徳島大学大学院・ソシオテクノサイエンス研究部准教授
2005/06 - 2007 徳島大学工学部助教授
2003/12 - 2005 徳島大学工学部講師

全件表示

受賞 (15件)：

2022/06/15 - 社団法人エレクトロニクス実装学会 2022アカデミックプラザ賞遅延故障検査容易化バウンダリスキャンにおける観測対象判別回路による検査時間短縮
2022/02/24 - IEEE CASS Shikoku Chapter IEEE CASS Shikoku Chapter Best Paper Award Open Defect Detection Not Utilizing Boundary Scan Flip-Flops in Assembled Circuit Boards
2021/04 - 徳島大学教養教育賞教養教育(一般教養教育科目群)
2019/06/21 - International Technical Conference on Circuits/Systems, Computers and Communications (ITC-CSCC) Best Paper Award On Design and Evaluation of a TDC Cell Embedded in the Boundary Scan Circuit for Delay Fault Testing of 3D ICs
2018/12/06 - 電子情報通信学会ディペンダブルコンピューティング研究専門委員会第5回研究会若手優秀講演賞 TDC組込み型バウンダリスキャンにおける遅延付加部のリオーダによる配線長の低減

全件表示

所属学会 (3件)：

エレクトロニクス実装学会 , 電子情報通信学会 , IEEE

※　J-GLOBALの研究者情報は、researchmapの登録情報に基づき表示しています。登録・更新については、こちらをご覧ください。

前のページに戻る

四柳 浩之

四柳浩之