文献

J-GLOBAL ID：201702278626420663   整理番号：17A0689855

社会システム最適化に向けたCMOSイジングコンピューティングの開発

Development of CMOS Ising Computing for Optimization of Social System

著者 (6件)： 竹本享史 (日立 基礎研究セ 日立北大ラボ) ,  吉村千尋 (日立 基礎研究セ 日立北大ラボ) ,  林真人 (日立 基礎研究セ 日立北大ラボ) ,  奥山拓哉 (日立 基礎研究セ 日立北大ラボ) ,  田中咲 (日立 基礎研究セ 日立北大ラボ) ,  山岡雅直 (日立 基礎研究セ 日立北大ラボ)
資料名： 電子情報通信学会技術研究報告  (IEICE Technical Report (Institute of Electronics, Information and Communication Engineers))
巻： 117  号： 46(RECONF2017 1-21)  ページ： 111-116  発行年： 2017年05月15日 
JST資料番号： S0532B  ISSN： 0913-5685  資料種別： 会議録 (C)
記事区分： 原著論文  発行国： 日本 (JPN)  言語： 日本語 (JA)

抄録/ポイント： 社会システムの最適化で必要となる組合せ最適化問題を効率良く解くために,半導体回路でイジングモデルを模擬したCMOSイジング計算機を提案した。本計算機は,組合せ最適化問題を磁性体のスピンの振る舞いを表すイジングモデルにマッピングし,スピンの収束結果を観測することで,近似的に最適解を得る。65nm CMOSプロセスを用いた第1世代とFPGAを用いた第2世代の2種類のプロトタイプを試作した。プロトタイプを評価した結果,従来のノイマン型計算機と比べて,1800倍の電力効率で実際に組合せ最適化問題が解けることを確認した。(著者抄録)

シソーラス用語： *Ising模型 ,  *計算機アーキテクチャ ,  *組合せ最適化問題 ,  *CMOS ,  *FPGA ,  プロトタイプ ,  半導体プロセス ,  回路図 ,  社会システム ,  計算量 ,  性能評価
準シソーラス用語： 非Neumann型計算機 ,  CMOSプロセス

分類 (3件)： ディジタル計算機方式一般  (JC02010O) ,  集積回路一般  (NC03161C) ,  その他のオペレーションズリサーチの手法  (KA03070E)

引用文献 (12件)：

• W. Johnson et al., ′′Quantum annealing with manufactured spins,′′ Nature 473, pp. 194-198, 12nd May 2011.
• R. F. Service, ′′The brain chip,′′ Science, Vol. 345, Issue 6197, August 2014.
• Mahboob, I. & Yamaguchi, H. An electromechanical Ising machine. arXiv:1505.02467 (2015).
• Utsunomiya, S., Takata., K, & Yamamoto, Y. Mapping of Ising models onto injection-locked laser systems. Opt. Express 19, 18091-18108 (2011).
• C. Yoshimura et al., ′′Spatial computing architecture using randomness of memory cell stability under voltage control′′, 21st European Conference on Circuit Theory and Design, September 2013.

タイトルに関連する用語 (4件)： 社会 ,  システム最適化 ,  CMOS ,  開発