文献

J-GLOBAL ID：201702279024297347   整理番号：17A1262574

電源雑音分布と接地信号測定によるチップ間キャリブレーション機能を持つ回路における負バイアス温度不安定性とゲート酸化膜破壊のモデル化【Powered by NICT】

Negative Bias Temperature Instability and Gate Oxide Breakdown Modeling in Circuits With Die-to-Die Calibration Through Power Supply and Ground Signal Measurements

著者 (3件)： Cha Soonyoung (Department of Electrical and Computer Engineering, Georgia Institute of Technology, Atlanta, GA, USA) ,  Liu Taizhi (Department of Electrical and Computer Engineering, Georgia Institute of Technology, Atlanta, GA, USA) ,  Milor Linda (Department of Electrical and Computer Engineering, Georgia Institute of Technology, Atlanta, GA, USA)
資料名： IEEE Transactions on Very Large Scale Integration (VLSI) Systems  (IEEE Transactions on Very Large Scale Integration (VLSI) Systems)
巻： 25  号： 8  ページ： 2271-2284  発行年： 2017年 
JST資料番号： W0516A  ISSN： 1063-8210  CODEN： ITCOB4  資料種別： 逐次刊行物 (A)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： CMOS技術のスケーリングに伴い,負バイアス温度不安定性(NBTI)およびゲート酸化膜絶縁破壊(GOBD)をトランジスタの深刻な問題である。通常,NBTIとGOBDによる劣化はプロセス開発の試験構造データに基づいてモデル化と製品金型中に埋め込まれた試験構造をモニターした。本論文では,入出力測定によるNBTIとGOBDモデルパラメータを決定する方法を示した。摩耗モニタリングのための埋込みテスト構造を含まない生成物を標的とする。基底および電源バウンス信号は遅延および振幅シフトの計算,NBTIによるしきい値電圧シフトを推定するに使用されていると漏れ抵抗はゲート誘電体分解から減少した。このデータから,NBTIとGOBDパラメータを推定した。は較正されたNBTIとGOBDモデルを用いて各チップの寿命を計算した。方法論は個々のチップのためのだけでなく,製造プロセスのためのNBTIとGOBDモデルパラメータの抽出を可能にし,従って,NBTIとGOBDに脆弱で多かれ少なかれことチップを区別することが可能となる。Copyright 2017 The Institute of Electrical and Electronics Engineers, Inc. All Rights reserved. Translated from English into Japanese by JST【Powered by NICT】

シソーラス用語： 摩耗 ,  ゲート絶縁膜 ,  トランジスタ ,  テスト構造 ,  *モデリング ,  生産工程 ,  プロセス開発 ,  *接地 ,  絶縁破壊
準シソーラス用語： 閾値電圧シフト ,  モデルパラメータ ,  CMOS技術 ,  *ゲート酸化膜 ,  *NBTI ,  *電源雑音 , 【Automatic Indexing@JST】

分類 (1件)： 集積回路一般  (NC03161C)

タイトルに関連する用語 (8件)： 電源雑音 ,  分布 ,  接地 ,  キャリブレーション ,  負バイアス温度不安定性 ,  ゲート酸化膜 ,  破壊 ,  モデル化