文献

J-GLOBAL ID：201702282198692300   整理番号：17A1650993

SRAM NVMハイブリッドFPGAのための実行時と再構成二重を意識した配置【Powered by NICT】

Runtime and reconfiguration dual-aware placement for SRAM-NVM hybrid FPGAs

著者 (6件)： Lou Qian (School of Computer Science and Technology, Shandong University, Jinan, China) ,  Zhao Mengying (School of Computer Science and Technology, Shandong University, Jinan, China) ,  Ju Lei (School of Computer Science and Technology, Shandong University, Jinan, China) ,  Xue Chun Jason (Department of Computer Science, City University of Hong Kong, Hong Kong) ,  Hu Jingtong (School of Electrical and Computer Engineering, Oklahoma State University, Stillwater, OK, USA) ,  Jia Zhiping (School of Computer Science and Technology, Shandong University, Jinan, China)
資料名： IEEE Conference Proceedings  (IEEE Conference Proceedings)
巻： 2017  号： NVMSA  ページ： 1-6  発行年： 2017年 
JST資料番号： W2441A  資料種別： 会議録 (C)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： フィールドプログラマブルゲートアレイ(FPGA)は,現代の再構成可能な計算プラットフォームとして広く採用されている。伝統的に,FPGAにおける貯蔵要素はスタティックRAM(SRAM),大きな漏れ電力および制限されたスケーラビリティーを有している。最近,不揮発性メモリ(NVM)は,静的電力と密度の考察のためのFPGAシステムにおけるSRAMを置き換える,より大きな動的電力を誘導することのコストで提案した。ハイブリッドFPGA論理記憶素子としてSRAMとNVMを用いてSRAMとNVMの利点を組み合わせた。ハイブリッドFPGAの実現可能性が確認されているが,設計フローは,ハイブリッド特徴を検討したが,下システム性能をもたらしていない。その他に,伝統的な設計フローを再構成のコスト,再構成手順を長引かせて,動的に再構成可能なFPGAシステムにおけるシステム性能を低下させる可能性があることを考慮していない。本研究では,動的再構成可能ハイブリッドアーキテクチャのための実行時間と再構成二重を意識した配置戦略を提案した。提案した方式は,実行時間と動的再構成待ち時間の間のトレードオフを考慮し,再構成可能システムの全体性能を最適化した。評価は,提案した方式は,デフォルト配置戦略と比較してSRAM MRAMハイブリッドFPGAのための14.6%によりシステム性能を改善することを示した。Copyright 2017 The Institute of Electrical and Electronics Engineers, Inc. All Rights reserved. Translated from English into Japanese by JST【Powered by NICT】

シソーラス用語： 記憶素子 ,  *SRAM ,  電力 ,  *再構成 ,  待ち時間 ,  最適化 ,  *FPGA ,  不揮発性メモリ
準シソーラス用語： 再構成可能システム ,  実行時間 ,  動的再構成 ,  システム性能 ,  設計フロー ,  漏れ電力 ,  再構成可能性 , 【Automatic Indexing@JST】

分類 (1件)： 集積回路一般  (NC03161C)

タイトルに関連する用語 (4件)： SRAM ,  FPGA ,  再構成 ,  意識