文献

J-GLOBAL ID：201702282938848848   整理番号：17A0055013

近似アレイ乗算器の設計と解析のための系統的方法論【Powered by NICT】

A systematic methodology for design and analysis of approximate array multipliers

著者 (5件)： Yamamoto Takahiro (Graduate School of Science and Engineering, Ritsumeikan University, Kusatsu, Shiga, Japan) ,  Taniguchi Ittetsu (Graduate School of Science and Engineering, Ritsumeikan University, Kusatsu, Shiga, Japan) ,  Tomiyama Hiroyuki (Graduate School of Science and Engineering, Ritsumeikan University, Kusatsu, Shiga, Japan) ,  Yamashita Shigeru (College of Information Science and Engineering, Ritsumeikan University, Kusatsu, Shiga, Japan) ,  Hara-Azumi Yuko (Graduate School of Science and Engineering, Tokyo Institute of Technology, Tokyo, Japan)
資料名： IEEE Conference Proceedings  (IEEE Conference Proceedings)
巻： 2016  号： APCCAS  ページ： 352-354  発行年： 2016年 
JST資料番号： W2441A  資料種別： 会議録 (C)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： 電力または面積効率の良いディジタル回路の設計への有望なアプローチと考えられている近似計算。近似アレイ乗算器の設計と解析のための系統的な方法論を提案した。LSI設計者はその応用の要求に最も良く適合するものを選択できるようにしている著者らの方法論は,異なる面積,遅延と精度特性を有する近似アレイ乗算器を設計した。著者らの実験は,面積,遅延と近似乗算器の精度の間のトレードオフを調べた。Copyright 2017 The Institute of Electrical and Electronics Engineers, Inc. All Rights reserved. Translated from English into Japanese by JST【Powered by NICT】

シソーラス用語： ディジタル回路 ,  *乗算器 ,  電力 ,  *近似法 ,  近似計算
準シソーラス用語： LSI設計 ,  面積効率 , 【Automatic Indexing@JST】

分類 (1件)： 半導体集積回路  (NC03162T)

タイトルに関連する用語 (7件)： 近似 ,  アレイ ,  乗算器 ,  設計 ,  解析 ,  系統 ,  方法論