文献

J-GLOBAL ID：201702283787488844   整理番号：17A1570014

LDPC符号をコードするためのレート互換と高スループットアーキテクチャ【Powered by NICT】

Rate-compatible and high-throughput architecture designs for encoding LDPC codes

著者 (3件)： Talati Nishil (Andrew & Erna Viterbi Faculty of Electrical Engineering, Technion - Israel Institute of Technology) ,  Wang Zhiying (Center for Pervasive Communications and Computing, University of California, Irvine) ,  Kvatinsky Shahar (Andrew & Erna Viterbi Faculty of Electrical Engineering, Technion - Israel Institute of Technology)
資料名： IEEE Conference Proceedings  (IEEE Conference Proceedings)
巻： 2017  号： ISCAS  ページ： 1-4  発行年： 2017年 
JST資料番号： W2441A  資料種別： 会議録 (C)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： 低密度パリティチェック(LDPC)符号は,通信と記憶システムのための符号の広い範囲にわたって優れた性能で知られている。多くの実用的なシナリオでは,誤差の挙動は,時間および空間とともに変化するため適応ECCシステムは変化するチャネル条件を持つ種々のコードに適応できる有利である。本論文では,異なる符号化率,長さ,いくつかの応用に用いることができるを支援するLDPC符号の効率的符号化のための二建築設計を提示した。提案した設計は,ハードウェアの変更をしないで異なるコードの間の切換を可能にした。最初の提案した設計は,符号器からの記憶を除去するが,まだいくつかの予め定義された符号に適応することにより非常に高いスループットを達成した。他のアーキテクチャは,配置のためのメモリを用いた任意のコードに適応することができる,しかし,文献で提案された完全に再構成可能な符号器と比較して,xが12.9までのスループットおよび17.5X地域整備を達成した。Copyright 2017 The Institute of Electrical and Electronics Engineers, Inc. All Rights reserved. Translated from English into Japanese by JST【Powered by NICT】

シソーラス用語： *スループット ,  記憶方式 ,  建築設計 ,  パリティ検査 ,  記憶装置 ,  チャネル ,  ハードウェア ,  *計算機アーキテクチャ ,  符号器 ,  符号化
準シソーラス用語： 再構成可能性 ,  符号化率 ,  *LDPC ,  *ハイスループット ,  *LDPC符号 , 【Automatic Indexing@JST】

分類 (1件)： 符号理論  (ND02030R)

タイトルに関連する用語 (4件)： LDPC符号 ,  レート ,  高スループット ,  アーキテクチャ