文献

J-GLOBAL ID：201702286071423863   整理番号：17A1346107

アドレス可能なセルアレイテスト構造を用いた静的ランダムアクセスメモリ出力上昇状態の測定【Powered by NICT】

Measurement of Static Random Access Memory Power-Up State Using an Addressable Cell Array Test Structure

著者 (6件)： Takeuchi Kiyoshi (Institute of Industrial Science, University of Tokyo, Tokyo, Japan) ,  Mizutani Tomoko (Institute of Industrial Science, University of Tokyo, Tokyo, Japan) ,  Shinohara Hirofumi (Graduate School of Information, Production and Systems, Waseda University, Fukuoka, Japan) ,  Saraya Takuya (Institute of Industrial Science, University of Tokyo, Tokyo, Japan) ,  Kobayashi Masaharu (Institute of Industrial Science, University of Tokyo, Tokyo, Japan) ,  Hiramoto Toshiro (Institute of Industrial Science, University of Tokyo, Tokyo, Japan)
資料名： IEEE Transactions on Semiconductor Manufacturing  (IEEE Transactions on Semiconductor Manufacturing)
巻： 30  号： 3  ページ： 209-215  発行年： 2017年 
JST資料番号： T0521A  ISSN： 0894-6507  CODEN： ITSMED  資料種別： 逐次刊行物 (A)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： 出力上昇直後のスタティックランダムアクセスメモリ(SRAM)に保持されたデータはいくつかの応用に実用的価値がある,SRAM物理的複製不可能関数である。本論文では,アドレス可能なセルアレイテスト構造を用いたSRAMセル出力上昇状態(すなわち,電源がオンされたあと細胞は0または1を蓄積されるかどうか)の測定を報告した。試験構造は多くのSRAMセルの個々のトランジスタ特性であり,これをSRAM出力上昇挙動の特性化を容易にするであろうへの直接アクセスを提供する。試験構造を用いた信頼性のある安定な出力上昇状態の特性評価に必要な方法と考察を検討し,実証した。Copyright 2017 The Institute of Electrical and Electronics Engineers, Inc. All Rights reserved. Translated from English into Japanese by JST【Powered by NICT】

シソーラス用語： トランジスタ ,  *RAM【メモリ】 ,  キャラクタリゼーション ,  SRAM ,  信頼性 ,  *テスト構造 ,  複製
準シソーラス用語： *セルアレイ ,  *アドレス , 【Automatic Indexing@JST】

分類 (3件)： 集積回路一般  (NC03161C) ,  固体デバイス計測・試験・信頼性  (NC03040G) ,  半導体集積回路  (NC03162T)

タイトルに関連する用語 (4件)： アドレス ,  セルアレイ ,  テスト構造 ,  ランダムアクセスメモリ