文献

J-GLOBAL ID：201702286195885569   整理番号：17A0328668

機能単位間の相互接続割当と高レベル合成におけるレジスタ【Powered by NICT】

Interconnection Allocation Between Functional Units and Registers in High-Level Synthesis

著者 (4件)： Hao Cong (Graduate School of Information, Production and System, Kitakyushu, Japan) ,  Ni Jianmo (School of Shanghai Jiao Tong University, Shanghai, China) ,  Wang Nan (School of Information Science and Engineering, East China University of Science and Technology, Shanghai, China) ,  Yoshimura Takeshi (Graduate School of Information, Production and System, Kitakyushu, Japan)
資料名： IEEE Transactions on Very Large Scale Integration (VLSI) Systems  (IEEE Transactions on Very Large Scale Integration (VLSI) Systems)
巻： 25  号： 3  ページ： 1140-1153  発行年： 2017年 
JST資料番号： W0516A  ISSN： 1063-8210  CODEN： ITCOB4  資料種別： 逐次刊行物 (A)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： VLSIチップ上のデータパス相互接続は通常かなりの量の両方の電力と面積の消費が盛んである。本論文では,相互接続の複雑性削減のための2進可換演算子のためのポート割当問題に焦点を当てた。ポート割当問題は,制約グラフに定式化し,有効で初期解を見つけるために提案した実用的方法。溶液最適化のために,基本的スパンニング木変換ベース局所探索アルゴリズムを提案した。最適化の効率を向上させるために,単純tabuleauフォーマットに適合する,行列定式化を提案し,シンプレックス法は最適化のために採用した。,手術軸と連続pivotingはアルゴリズム高速化のために検討した。実験結果は,ランダムに生成されたテストケースに,行列に基づくアルゴリズムは最高の解の最適性を示し,基本変換法よりも五倍高速であることを示した。実高レベル合成ベンチマークについて,行列ベース法は14%相互接続を減少させたが,以前の欲張りアルゴリズムは平均8%減少した。Copyright 2017 The Institute of Electrical and Electronics Engineers, Inc. All Rights reserved. Translated from English into Japanese by JST【Powered by NICT】

シソーラス用語： 超LSI ,  ポート ,  最適化 ,  データパス ,  アルゴリズム ,  割当問題 ,  *相互接続 ,  高速度 ,  スパンニング木 ,  高速化 ,  制約条件 ,  *レジスタ ,  ベンチマーク
準シソーラス用語： 欲張りアルゴリズム ,  探索アルゴリズム , 【Automatic Indexing@JST】

分類 (1件)： 集積回路一般  (NC03161C)

タイトルに関連する用語 (5件)： 機能単位 ,  相互接続 ,  割当 ,  高レベル ,  レジスタ