文献

J-GLOBAL ID：201702288673815638   整理番号：17A1942807

FPGAアクセラレータ開発を支援するためのツール環境

著者 (6件)： 富田憲範 (富士通研) ,  一場利幸 (富士通研) ,  田宮豊 (富士通研) ,  今里賢一 (富士通九州ネットワークテクノロジーズ) ,  山下公彰 (富士通九州ネットワークテクノロジーズ) ,  藤澤久典 (富士通研)
資料名： 電子情報通信学会技術研究報告  (IEICE Technical Report (Institute of Electronics, Information and Communication Engineers))
巻： 117  号： 274(DC2017 33-67)  ページ： 163-168  発行年： 2017年10月30日 
JST資料番号： S0532B  ISSN： 0913-5685  資料種別： 会議録 (C)
記事区分： 原著論文  発行国： 日本 (JPN)  言語： 日本語 (JA)

抄録/ポイント： 科学技術計算など大量のデータと計算を扱う分野では,処理速度や消費電力の面でCPUは効率が悪いため,アクセラレータの利用が広まっている。アクセラレータをFPGAで実装する場合,回路の開発作業を伴うため,開発期間の長さが問題となるが,高位合成ツールを利用すれば,C言語を用いて高い抽象度で回路動作を記述可能となり,開発期間を短縮できる。しかし,ソフトウェアとして記述されたCコードを高位合成すると,性能が低い,FPGAに入り切らない,といった問題が発生する。そのため,FPGA設計者がソフトウェアの処理内容を理解した後,高位合成用のCコードを記述しなおす,という手順で開発されることがあった。本稿では,ソフトウェアをFPGAでハードウェア化することの難しさと,FPGA設計者がソフトウェアを理解するとはどういうことか,について考察する。そして,メモリアクセスに基づいてソフトウェアの振る舞いを可視化する手法を提案し,ツールを実装してその評価を行う。(著者抄録)

シソーラス用語： FPGA ,  *データ処理システム ,  環境 ,  回路設計 ,  C言語 ,  システム設計 ,  *ソフトウェア ,  改変 ,  *可視化 ,  支援プログラム ,  *器具
準シソーラス用語： *アクセラレータ ,  *ソフトウェア可視化 ,  ハードウェア化 ,  *可視化ツール ,  開発環境 ,  高位合成

分類 (1件)： ディジタル計算機ハードウェア一般  (JC04010C)

引用文献 (9件)：

• A. K. Jain, D. L. Maskell, S. A. Fahmy, ′′Are Coarse-Grained Overlays Ready for General Purpose Application Acceleration on FPGAs?′′ , DASC/PICom/DataCom/CyberSciTec 2016
• M. S. Abdelfattah, A.Hagiescu, Deshanand Singh, ′′Gzip on a chip: high performance lossless data compression on FPGAs using OpenCL′′ , IWOCL '14.
• Nathan Woods, ′′Integrating FPGAs in high-performance computing: the architecture and implementation perspective′′ , FPGA '07
• P. Colangelo, R. Huang, E. Luebbers, M. Margala, K. Nealis, ′′Fine-Grained Acceleration of Binary Neural Networks Using Intel Xeon Processor with Integrated FPGA′′ , FCCM 2017
• Scientific Toolworks, Inc., ′′scitools Understand′′ , https://scitools.com/features/

タイトルに関連する用語 (6件)： FPGA ,  アクセラレータ ,  開発 ,  支援 ,  ツール ,  環境