文献

J-GLOBAL ID：201702289804420108   整理番号：17A1619656

NoCルータバッファにおける部分リンク共有法を使用した3次元トーラス網の性能評価

The Performance Evaluation of a 3D Torus Network Using Partial Link-Sharing Method in NoC Router Buffer

著者 (4件)： FUKASE Naohisa (Graduate School of Technology, Shonan Institute of Technology) ,  MIURA Yasuyuki (Graduate School of Technology, Shonan Institute of Technology) ,  WATANABE Shigeyoshi (Graduate School of Technology, Shonan Institute of Technology) ,  HAFIZUR RAHMAN M.M. (Dept. of Computer Science, KICT, International Islamic University)
資料名： IEICE Transactions on Information and Systems (Web)  (IEICE Transactions on Information and Systems (Web))
巻： E100.D  号： 10  ページ： 2478-2492(J-STAGE)  発行年： 2017年 
JST資料番号： U0469A  ISSN： 1745-1361  資料種別： 逐次刊行物 (A)
記事区分： 原著論文  発行国： 日本 (JPN)  言語： 英語 (EN)

抄録/ポイント： レイアウト面積を最小限に抑えるために最小限のハードウェア資源を使用した高性能ネットワークオンチップ(NoC)ルータは,NoC設計にとって非常に重要である。本論文で,筆者らはNoCルータの面積オーバヘッドを軽減するために,ワームホールルーティングNoCアーキテクチャのメモリ共有方式を提案した。提案手法で,マルチポートメモリを使用することにより,複数の物理リンクを用いてメモリを共有した。本論文で,筆者らは部分リンク共有方式を提案し,提案手法を使用して通信性能を評価した。提案手法による通信性能は従来手法よりも高く,3Dトーラス網の進行比率は2Dトーラス網よりも高いことを明らかにした。部分リンク共有方式を使用した通信性能の向上を,ハードウェアコストの僅かな増加で達成することを示した。(翻訳著者抄録)

シソーラス用語： ルータ【通信】 ,  バッファメモリ ,  *超LSI ,  リンク ,  状態 ,  保持 ,  *三次元 ,  相互結合網 ,  *性能評価 ,  レイアウト ,  面積 ,  経路選定 ,  通信操作
準シソーラス用語： バッファ【メモリ】 ,  *NoC ,  ネットワークオンチップ ,  共有 ,  *トーラス網 ,  ワームホールルーティング

著者キーワード (4件)： interconnection network ,  network-on-chip (NoC) ,  router ,  multi-port memory

分類 (2件)： 通信網  (ND07030A) ,  半導体集積回路  (NC03162T)

引用文献 (20件)：

• [1] A. Kumary, P. Kunduz, A.P. Singhx, L.-S. Pehy, and N.K. Jhay, “A 4.6Tbits/s 3.6GHz single-cycle noc router with a novel switch allocator in 65nm cmos,” 25th International Conference on Computer Design (ICCD 2007), pp.63-70, 2007. 10.1109/iccd.2007.4601881
• [2] G.L. Frazier and Y. Tamir, “The design and implementation of a multiqueue buffer for vlsi communication switches,” Proceedings of the International Conference on Computer Design Cambridge, pp.466-471, 1989. 10.1109/iccd.1989.63410
• [3] Y. Tamir and G.L. Frazier, “Dynamically-allocated multi-queue buffers for vlsi communication switches,” IEEE Trans. Computers, vol.41, no.6, pp.725-737, 1992. 10.1109/12.144624
• [4] A. Ahmadinia and A. Shahrabi, “A highly adaptive and efficient router architecture for network-on-chip,” The Computer Journal, vol.54, no.8, pp.1295-1307, 2011. 10.1093/comjnl/bxq098
• [5] R.S. Ramanujam, V. Soteriou, B. Lin, and L.-S. Peh, “Extending the effective throughput of nocs with distributed shared-buffer routers,” IEEE Transaction on Computer-Aided Design of Integrated Circuits and Systems, vol.30, no.4, pp.548-561, 2011. 10.1109/tcad.2011.2110550

タイトルに関連する用語 (8件)： NoC ,  ルータ ,  バッファ ,  リンク ,  共有 ,  3次元 ,  トーラス網 ,  性能評価