文献

J-GLOBAL ID：201702292100961183   整理番号：17A1346108

ゲート遅延測定に基づくランダム電信雑音の統計的解析とモデル化【Powered by NICT】

Statistical Analysis and Modeling of Random Telegraph Noise Based on Gate Delay Measurement

著者 (3件)： Islam A. K. M. Mahfuzul (Institute of Industrial Science, University of Tokyo, Tokyo, Japan) ,  Nakai Tatsuya (Graduate School of Informatics, Kyoto University, Kyoto, Japan) ,  Onodera Hidetoshi (Graduate School of Informatics, Kyoto University, Kyoto, Japan)
資料名： IEEE Transactions on Semiconductor Manufacturing  (IEEE Transactions on Semiconductor Manufacturing)
巻： 30  号： 3  ページ： 216-226  発行年： 2017年 
JST資料番号： T0521A  ISSN： 0894-6507  CODEN： ITSMED  資料種別： 逐次刊行物 (A)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： ゲート遅延測定に基づくランダム電信雑音(RTN)の評価方法を提案した。MOSFETのしきい値電圧変動,ΔV_T遅延変化を変換するために,トポロジー再構成可能リング発振器を利用した。遅延におけるRTNを考慮した離散ゆらぎを検出する問題を議論し,ゆらぎを検出するためにカーネル密度ベース法を開発した。65nmバルクプロセスで作製したテストチップからのいくつかのRTN特性のキャラクタリゼーションの結果を提示した。特別な焦点は,RTNを考慮した全体的なΔV_T分布とそのゲート面積依存性を提示する適切な分布を紹介した。結果は対数正規分布は全ΔV_T分布を表すで優れていることを示した。弱反転動作下で単一ゲートで観測された40%のRTNを考慮した遅延変動。局所プロセス変動とRTN振幅は無相関であることが分かった。提案した方法は,スイッチング条件下で動作するデバイスのRTNを特性化するのが適している。Copyright 2017 The Institute of Electrical and Electronics Engineers, Inc. All Rights reserved. Translated from English into Japanese by JST【Powered by NICT】

シソーラス用語： *統計解析 ,  対数正規分布 ,  位相幾何学 ,  *モデリング ,  リング発振器 ,  MOSFET ,  キャラクタリゼーション ,  スイッチング ,  ゆらぎ
準シソーラス用語： プロセス変動 ,  テストチップ ,  カーネル密度 ,  再構成可能性 ,  閾値電圧 ,  *電信雑音 , 【Automatic Indexing@JST】

分類 (2件)： トランジスタ  (NC03070N) ,  固体デバイス計測・試験・信頼性  (NC03040G)

タイトルに関連する用語 (4件)： ゲート遅延 ,  電信雑音 ,  統計的解析 ,  モデル化