文献

J-GLOBAL ID：201702296400366817   整理番号：17A1356852

Bayes最適化による効率的な加速器設計空間探査のための1例【Powered by NICT】

A case for efficient accelerator design space exploration via Bayesian optimization

著者 (7件)： Reagen Brandon (Harvard University, United States of America) ,  Hernandez-Lobato Jose Miguel (University of Cambridge, United States of America) ,  Adolf Robert (Harvard University, United States of America) ,  Gelbart Michael (University of British Columbia, Canada) ,  Whatmough Paul (ARM Research, United Kingdom) ,  Wei Gu-Yeon (Harvard University, United States of America) ,  Brooks David (Harvard University, United States of America)
資料名： IEEE Conference Proceedings  (IEEE Conference Proceedings)
巻： 2017  号： ISLPED  ページ： 1-6  発行年： 2017年 
JST資料番号： W2441A  資料種別： 会議録 (C)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： 本論文では,深層ニューラルネットワークハードウェアアクセラレータの設計を改善するための機械学習を用いることを提案した。挑戦的設計問題を克服するために多目的ベイズ最適化適応:精度とエネルギー効率の両方のための深層ニューラルネットワークハードウェアアクセラレータを最適化する方法を示した。DNN加速器は挑戦的な最適化空間のすべての側面を示す:景観は粗い,設計評価は高価で,目的は互いに競合し,両方の設計空間(アルゴリズムとマイクロアーキテクチャ)は扱いにくい。多目的ベイズ最適化により,設計空間探索がやりやすくなっていると非常にみられるような設計点は,関心のある全てのメトリックスを横断する従来の方法よりも優れている。Copyright 2017 The Institute of Electrical and Electronics Engineers, Inc. All Rights reserved. Translated from English into Japanese by JST【Powered by NICT】

シソーラス用語： アルゴリズム ,  深層 ,  *最適化 ,  機械学習 ,  *加速器 ,  エネルギー効率
準シソーラス用語： メトリックス ,  設計空間探索 ,  マイクロアーキテクチャ ,  *設計空間 , 【Automatic Indexing@JST】

分類 (3件)： ディジタル計算機ハードウェア一般  (JC04010C) ,  CAD,CAM  (JE10000A) ,  人工知能  (JE08000Z)

タイトルに関連する用語 (4件)： Bayes最適化 ,  加速器 ,  設計空間 ,  探査