文献

J-GLOBAL ID：201702299783848651   整理番号：17A0795882

低密度パリティ検査符号のためのアルゴリズムとVLSIアーキテクチャ:第2部 効率的な符号化アーキテクチャ【Powered by NICT】

Algorithms and vlsi architectures for low-density parity-check codes: part 2 - efficient coding architectures

著者 (3件)： Gunnam Kiran (Western Digital Corporation, San Jose, CA 95035 USA) ,  Perez Joan Marc Catala (Inst Telecomunicaciones Aplicaciones Multimedia, Universitat Politecnica de Valencia, Gandia, 46022, Spain) ,  Garcia-Herrero Francisco (Grupo de Invest Discapacidad Fisica y Sensorial, European University Miguel de Cervantes, Valladolid, 47012, Spain)
資料名： IEEE Solid-State Circuits Magazine  (IEEE Solid-State Circuits Magazine)
巻： 9  号： 1  ページ： 23-28  発行年： 2017年 
JST資料番号： W2270A  ISSN： 1943-0582  CODEN： SCMOCC  資料種別： 逐次刊行物 (A)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： 本論文では,低密度パリティ検査(LDPC)符号に関する二部チュートリアルの二番目のものである。(第1部では,2016年秋の問題が出現した。)ここでは,最小和復号化アルゴリズムを記述し,非層状と層状復号器のための非常に大規模集積回路(VLSI)アーキテクチャとその実装におけるメモリと論理要求を低減するための技術を説明し,それぞれの利点と欠点を指摘した。Copyright 2017 The Institute of Electrical and Electronics Engineers, Inc. All Rights reserved. Translated from English into Japanese by JST【Powered by NICT】

シソーラス用語： *超LSI ,  *符号化 ,  復号化 ,  記憶装置 ,  *計算機アーキテクチャ ,  復号器 ,  *アルゴリズム ,  LSI【IC】
準シソーラス用語： *LDPC ,  *VLSIアーキテクチャ ,  *LDPC符号 , 【Automatic Indexing@JST】

分類 (3件)： 専用演算制御装置  (JC04030Y) ,  半導体集積回路  (NC03162T) ,  固体デバイス計測・試験・信頼性  (NC03040G)

タイトルに関連する用語 (5件)： 低密度パリティ検査符号 ,  アルゴリズム ,  VLSIアーキテクチャ ,  符号化 ,  アーキテクチャ