特許
J-GLOBAL ID：201703000294552969
メモリアクセス制御装置、メモリアクセス制御方法、プログラム
発明者：
出願人/特許権者：
代理人 (2件)：
馬場 資博
, 境 廣巳
公報種別：公開公報
出願番号（国際出願番号）：特願2016-024896
公開番号（公開出願番号）：特開2017-142730
出願日： 2016年02月12日
公開日（公表日）： 2017年08月17日
要約：
【課題】共有メモリを有するシステムにおいて、同一アドレスレンジに対するアクセスの集中によるレイテンシを抑制するメモリアクセス制御装置を提供する。【解決手段】メモリアドレスへのアクセス要求を受け付ける受付手段23と、受付手段が受け付けたアクセス要求に応じて、メモリアクセス手段に対してメモリアドレスへのアクセスを指示するアクセス命令を発行する発行手段26と、アクセス要求がアクセスを要求するメモリアドレスに対するメモリアクセス手段によるアクセスの状況を示す状況情報を参照し、当該状況情報に基づいて発行手段によるアクセス命令の発行を所定時間抑制させる抑制手段25と、を有する。【選択図】図2
請求項（抜粋）：
メモリアドレスへのアクセス要求を受け付ける受付手段と、
前記受付手段が受け付けたアクセス要求に応じて、メモリアクセス手段に対してメモリアドレスへのアクセスを指示するアクセス命令を発行する発行手段と、
前記アクセス要求がアクセスを要求するメモリアドレスに対する前記メモリアクセス手段によるアクセスの状況を示す状況情報を参照し、当該状況情報に基づいて前記発行手段による前記アクセス命令の発行を所定時間抑制させる抑制手段と、
を有する
メモリアクセス制御装置。
IPC (1件)：
FI (1件)：
Fターム (2件)：
引用特許：
前のページに戻る
