特許
J-GLOBAL ID：201703002885823964

半導体装置

発明者：
森 隆弘

森 隆弘 について


出願人/特許権者：
ルネサスエレクトロニクス株式会社

ルネサスエレクトロニクス株式会社 について


代理人 (1件)： 特許業務法人深見特許事務所
公報種別：特許公報
出願番号（国際出願番号）：特願2014-550570
特許番号：特許第6130857号
出願日： 2013年11月27日
請求項（抜粋）：
【請求項1】 主表面を有し、前記主表面に第1凹部および第2凹部を有する半導体基板と、 前記第1凹部内および前記第2凹部内の各々に形成された素子分離絶縁膜と、 前記主表面において前記第1凹部および前記第2凹部を挟むように形成された一対のソース/ドレイン領域および一対のエミッタ/コレクタ領域のいずれかとなる一対の不純物領域とを備え、 前記一対の不純物領域の一方領域は第1導電型であり、さらに 前記一方領域と前記第1凹部との間の前記主表面に形成されたチャネル形成領域となる第2導電型の第1領域と、 前記第1領域上にゲート絶縁膜を介在して形成され、かつ少なくとも前記第1凹部内の前記素子分離絶縁膜上に延びるゲート電極層とを備え、 前記第1凹部および前記第2凹部は、前記第1凹部および前記第2凹部の各々の底部よりも前記主表面側に突き出した基板凸部を挟んで互いに隣合うように配置されており、 前記基板凸部は、前記第1凹部および前記第2凹部に挟まれた活性領域であり、 前記活性領域の前記主表面に形成された第2導電型の第2領域と、 前記活性領域の前記主表面に形成され、かつ前記第2領域と隣接する第1導電型の第3領域とをさらに備えた、半導体装置。
IPC (3件)：
H01L 29/78 ( 200 6.01) ,  H01L 21/336 ( 200 6.01) ,  H01L 29/06 ( 200 6.01)
FI (2件)：
H01L 29/78 301 W ,  H01L 29/06 301 D
引用特許：
出願人引用 (4件)
全件表示
審査官引用 (4件)
全件表示

前のページに戻る

TOP

BOTTOM