特許
J-GLOBAL ID：201703002981965435
SIMD型プロセッサ
発明者：
出願人/特許権者：
代理人 (1件)：
舘野 千惠子
公報種別：特許公報
出願番号（国際出願番号）：特願2013-101993
公開番号（公開出願番号）：特開2014-222437
特許番号：特許第6089949号
出願日： 2013年05月14日
公開日（公表日）： 2014年11月27日
請求項（抜粋）：
【請求項1】 レジスタおよび演算器を有するプロセッサエレメントが複数配置され、
前記プロセッサエレメントのそれぞれは、単一の制御回路から制御され、
前記プロセッサエレメントのそれぞれは、他のプロセッサエレメントのデータを参照しながら処理を行い、
複数の前記プロセッサエレメントにより並列処理を行うSIMD型プロセッサにおいて、
前記プロセッサエレメントは、前記レジスタが出力するデータを2つの異なるタイミングで出力するレジスタ読出手段を備え、
nを1以上の自然数として、n個のプロセッサエレメントにより形成されたグループであって、1つの前記グループに2個以上のプロセッサエレメントが包含される場合には、前記グループは互いに隣接するプロセッサエレメントのペアにより形成されるものである、前記グループのいずれかに、前記プロセッサエレメントのそれぞれは属するものであり、
同じグループに属する全てのプロセッサエレメントには、同じ制御クロックが接続されており、
前記プロセッサエレメントのそれぞれは、両側に隣接するそれぞれn個のプロセッサエレメントのデータを参照可能であり、
互いに隣接する前記グループに接続される前記制御クロックの位相差を、前記レジスタ読出手段が生じさせる2つのタイミングの差である遅延差となるように設定する設定手段を備えることを特徴とするSIMD型プロセッサ。
IPC (2件)：
G06F 15/80 ( 200 6.01)
, G06F 1/06 ( 200 6.01)
G06F 15/80
, G06F 1/06 510
出願人引用 (6件)
全件表示
審査官引用 (6件)
全件表示
前のページに戻る
