特許
J-GLOBAL ID:201703005378961742

メモリ管理システム

発明者:
出願人/特許権者:
代理人 (2件): 特許業務法人サンネクスト国際特許事務所 ,  永井 冬紀
公報種別:公開公報
出願番号(国際出願番号):特願2016-012483
公開番号(公開出願番号):特開2017-134507
出願日: 2016年01月26日
公開日(公表日): 2017年08月03日
要約:
【課題】物理メモリ上で起きる偶発的なエラーによって安全性の高いプログラムの動作が妨げられることを防ぐことができる。【解決手段】メモリ管理システムは、CPUと、エラーに対する信頼性が互いに異なる複数の物理メモリと、CPUにより実行されて安全性が互いに異なる複数のプログラムからアクセスするために物理メモリに作成された共有メモリに関する情報が記録されている共有メモリ管理テーブルを記憶する記憶部と、プログラムによる共有メモリへのアクセスを管理する共有メモリ管理部と、を備える。共有メモリ管理テーブルは、共有メモリの信頼性に関する情報を含む。共有メモリ管理部は、共有メモリ管理テーブルを参照して、共有メモリの信頼性とプログラムの安全性に対応する信頼性とを比較し、その比較結果に基づいてプログラムによる共有メモリへのアクセスを管理する。【選択図】図2
請求項(抜粋):
CPUと、 エラーに対する信頼性が互いに異なる複数の物理メモリと、 前記CPUにより実行されて安全性が互いに異なる複数のプログラムからアクセスするために前記物理メモリに作成された共有メモリに関する情報が記録されている共有メモリ管理テーブルを記憶する記憶部と、 前記プログラムによる前記共有メモリへのアクセスを管理する共有メモリ管理部と、を備え、 前記共有メモリ管理テーブルは、前記共有メモリの信頼性に関する情報を含み、 前記共有メモリ管理部は、前記共有メモリ管理テーブルを参照して、前記共有メモリの信頼性と前記プログラムの安全性に対応する信頼性とを比較し、その比較結果に基づいて前記プログラムによる前記共有メモリへのアクセスを管理するメモリ管理システム。
IPC (1件):
G06F 12/16
FI (2件):
G06F12/16 320A ,  G06F12/16 320F
Fターム (5件):
5B018GA04 ,  5B018MA04 ,  5B018QA16 ,  5B018RA11 ,  5B018RA12
引用特許:
出願人引用 (4件)
全件表示

前のページに戻る