特許
J-GLOBAL ID：201703005584283840
再配線層を有する半導体パッケージ
発明者：
,
,
,
,
出願人/特許権者：
代理人 (1件)：
特許業務法人共生国際特許事務所
公報種別：特許公報
出願番号（国際出願番号）：特願2012-274772
公開番号（公開出願番号）：特開2013-135225
特許番号：特許第6122290号
出願日： 2012年12月17日
公開日（公表日）： 2013年07月08日
請求項（抜粋）：
【請求項1】 基板上に搭載されてデータパッド及び電源パッドを含む複数の第1半導体チップと、
前記第1半導体チップのうちの最上層第1半導体チップ上に形成されて複数の再配線パターン及び複数の再配線パッドを含む上部配線層と、
前記最上層第1半導体チップ上に形成されて前記データパッドに近い第2半導体チップと、
前記データパッドと前記第2半導体チップとの間に形成された第1導電性接続と、
前記第2半導体チップと前記基板との間に形成された第2導電性接続と、を有し、
前記再配線パターンは、同一レベルに配置されて互いに重畳せず、
前記第1半導体チップの前記データパッドは、前記第1導電性接続、前記第2半導体チップ、前記再配線パターン、前記再配線パッド、及び前記第2導電性接続を経由して前記基板に電気的に接続され、
前記第2半導体チップと前記複数の第1半導体チップとの間においてデータ信号を伝達する役割を担う配線は、前記複数の第1半導体チップの内の最下層の第1半導体チップよりも上部レベルに形成されることを特徴とする半導体パッケージ。
IPC (3件)：
H01L 25/065 ( 200 6.01)
, H01L 25/07 ( 200 6.01)
, H01L 25/18 ( 200 6.01)
出願人引用 (5件)
全件表示
審査官引用 (5件)
全件表示
前のページに戻る
