特許
J-GLOBAL ID：201703009976284246
ストレージ制御装置、ストレージ制御方法、およびストレージ制御プログラム
発明者：
,
,
,
,
出願人/特許権者：
代理人 (1件)：
酒井 昭徳
公報種別：公開公報
出願番号（国際出願番号）：特願2016-046200
公開番号（公開出願番号）：特開2017-162202
出願日： 2016年03月09日
公開日（公表日）： 2017年09月14日
要約：
【課題】ストレージにおけるエラー領域を管理する管理情報に費やされるメモリの記憶容量を低減すること。【解決手段】ストレージ制御装置101は、ビット情報122を、ビット情報記憶部120に記憶する。ストレージ制御装置101は、図1の(1)で示すように、ビット情報記憶部120に記憶されたビットマップ121を参照して、ボリューム111から不良セクタが含まれるグループを特定する。次に、ストレージ制御装置101は、図1の(2)で示すように、特定したグループに含まれるLBAにおけるデータを読み出す。そして、ストレージ制御装置101は、図1の(3)で示すように、特定したグループ112に含まれるセクタに対する読み出し結果に基づいて、特定したグループから不良セクタを特定する。特定したグループ112に含まれるLBAのデータに対する読み出し結果に基づいて、特定したグループ112における不良セクタを特定する。【選択図】図1
請求項（抜粋）：
ストレージの記憶領域に論理的に割り当てられた複数の単位領域に対するアクセスを制御するストレージ制御装置において、
前記複数の単位領域をグループ化した各グループのビット情報であって、エラーが発生したエラー領域が含まれるか否かを示すビット情報を記憶するビット情報記憶部と、
前記ビット情報記憶部に記憶された各グループのビット情報を参照して、エラー領域が含まれるグループを特定し、特定した前記グループに含まれる複数の単位領域におけるデータの読み出し結果に基づいて、前記グループにおけるエラー領域を特定する制御部と、
を有することを特徴とするストレージ制御装置。
IPC (1件)：
FI (2件)：
G06F3/06 305A
, G06F3/06 306K
