特許
J-GLOBAL ID:201703010098608790
位相シフト方式フルブリッジ型電源回路
発明者:
出願人/特許権者:
代理人 (1件):
大菅 義之
公報種別:公開公報
出願番号(国際出願番号):特願2016-003374
公開番号(公開出願番号):特開2017-127051
出願日: 2016年01月12日
公開日(公表日): 2017年07月20日
要約:
【課題】トランスの漏れインダクタによるリカバリーサージ電圧を抑制する位相シフト方式フルブリッジ型電源回路を提供する。【解決手段】ブリッジ回路と、ブリッジ回路に並列接続されるリカバリーサージ保護回路3と、インダクタLaの一方の端子が第1の整流素子D5のアノードと第2の整流素子D6のカソードと接続され、インダクタの他方の端子が第3のスイッチ素子Q3の一方の端子と第4のスイッチ素子Q4の一方の端子と接続され、インダクタにキャパシタCaが並列接続されるリカバリーサージ抑制回路4と、第3、第4の整流素子D7、D8を有する整流回路5と、を備え、キャパシタは、第1、第4のスイッチ素子Q1、Q4が駆動すると充電し、第4の整流素子のリカバリーサージ発生より後に充電が終了し、あるいは、第2、第3のスイッチ素子Q2、Q3が駆動すると充電し、第3の整流素子のリカバリーサージ発生より後に充電が終了する。【選択図】図1
請求項(抜粋):
フルブリッジ型に接続される第1〜第4のスイッチ素子を有するブリッジ回路と、
第1、第2の整流素子を有し、前記ブリッジ回路に並列接続されるリカバリーサージ保護回路と、
インダクタの一方の端子は、前記第1の整流素子のアノード端子と前記第2の整流素子のカソード端子と接続され、前記インダクタの他方の端子は、前記第3のスイッチ素子の一方の端子と前記第4のスイッチ素子の一方の端子と接続され、前記インダクタにキャパシタが並列接続されるリカバリーサージ抑制回路と、
一次巻線と二次巻線を有し、前記一次巻線の一方の端子は、前記第1のスイッチ素子の一方の端子と前記第2のスイッチ素子の一方の端子と接続され、前記一次巻線の他方の端子は、前記インダクタの一方の端子と接続されるトランスと、
前記トランスの二次側に接続され、第3、第4の整流素子を用いて前記トランスから出力される交流電圧を整流する整流回路と、
前記第1〜第4のスイッチ素子の駆動と停止を制御する制御回路と、を備え、
前記キャパシタは、前記第1、第4のスイッチ素子が駆動すると充電を開始し、前記第4の整流素子のリカバリーサージ発生より後に充電が終了し、あるいは、前記キャパシタは、前記第2、第3のスイッチ素子が駆動すると充電を開始し、前記第3の整流素子のリカバリーサージ発生より後に充電が終了する、
ことを特徴とする位相シフト方式フルブリッジ型電源回路。
IPC (2件):
FI (2件):
Fターム (12件):
5H730AA20
, 5H730BB27
, 5H730BB66
, 5H730DD03
, 5H730DD04
, 5H730DD16
, 5H730DD32
, 5H730EE03
, 5H730FF09
, 5H730FG10
, 5H730XX03
, 5H730XX12
引用特許:
出願人引用 (1件)
-
スイッチング電源装置
公報種別:公開公報
出願番号:特願2007-017924
出願人:TDK株式会社
前のページに戻る