特許
J-GLOBAL ID:201703011416137234

制御装置

発明者:
出願人/特許権者:
代理人 (1件): 名古屋国際特許業務法人
公報種別:公開公報
出願番号(国際出願番号):特願2016-111973
公開番号(公開出願番号):特開2017-220717
出願日: 2016年06月03日
公開日(公表日): 2017年12月14日
要約:
【課題】不正動作状態になったとしても通信バスに不正なデータを送信してしまうことを防止することができる制御装置、を提供する。【解決手段】通信バス10を介して他の装置と通信するECU11は、CPU31の操作によって通信バス10にデータを送信する通信コントローラ34と、通信コントローラ34が備える送信バッファ39内の送信データを監視する監視モジュール35と、送信バッファ39内の送信データが不正送信データか否かを判定するための判定用情報が記録されるメモリ36と、を備える。監視モジュール35は、メモリ36内の判定用情報に基づいて、送信バッファ39内に不正送信データがあるか否かを判定し、不正送信データがあると判定した場合には、送信バッファ39内の不正送信データを消去して、不正送信データの送信を阻止する。【選択図】図1
請求項(抜粋):
少なくとも1つの通信バス(10,20)を介して少なくとも1つの他の装置と通信する制御装置であって、 CPU(31)の操作によって前記少なくとも1つの通信バスにデータを送信する通信コントローラ(34,44)と、 前記通信コントローラが備える送信バッファ(39)内の送信データを監視する監視モジュール(35)と、 前記送信バッファ内の送信データが不正な送信データである不正送信データか否かを判定するための判定用情報が記録されるメモリ(36)と、を備え、 前記監視モジュールは、 前記メモリに記録された前記判定用情報に基づいて、前記送信バッファ内に前記不正送信データがあるか否かを判定し、前記不正送信データがあると判定した場合には、前記送信バッファ内の前記不正送信データを消去して、前記不正送信データの送信を阻止するように構成されている、 制御装置。
IPC (1件):
H04L 12/40
FI (1件):
H04L12/40 M
Fターム (5件):
5K032AA08 ,  5K032BA06 ,  5K032DB20 ,  5K032DB28 ,  5K032EA04
引用特許:
出願人引用 (7件)
全件表示
審査官引用 (7件)
全件表示

前のページに戻る