特許
J-GLOBAL ID：201703011487988715
疎要素を密行列に変換するためのシステムおよび方法
発明者：
,
,
,
出願人/特許権者：
代理人 (1件)：
特許業務法人深見特許事務所
公報種別：公開公報
出願番号（国際出願番号）：特願2016-251097
公開番号（公開出願番号）：特開2017-138966
出願日： 2016年12月26日
公開日（公表日）： 2017年08月10日
要約：
【課題】疎要素を密行列に変換するためのシステムを含む方法、システムおよび装置。【解決手段】システム(100)は、複数個のプロセッサ(322a〜322k)を含むデータフェッチユニット(304)を含み、データフェッチユニットは、特定の疎要素の部分集合の識別に基いて、特定の疎要素の部分集合をフェッチするためのプロセッサ指定を判断するよう構成される。システムは、データフェッチユニットによってフェッチされる疎要素に適用される変換に基いて出力密行列を生成するよう構成される連結ユニット(308)を含む。【選択図】図5
請求項（抜粋）：
疎要素を密行列に変換するためのシステムであって、
複数個のプロセッサを備えるデータフェッチユニットを備え、前記データフェッチユニットは、
1つ以上のデータ片において格納される特定の疎要素の部分集合にアクセスするための指示を受取り、
前記特定の疎要素の部分集合の識別に基いて、前記特定の疎要素の部分集合をフェッチするためのプロセッサ指定を判断し、
前記指定に基いて、および前記複数個のプロセッサのうちの第1のプロセッサによって、前記特定の疎要素の部分集合の第1の疎要素をフェッチし、
前記指定に基いて、および前記複数個のプロセッサのうちの第2のプロセッサによって、前記特定の疎要素の部分集合の第2の疎要素をフェッチするよう構成され、
連結ユニットを備え、前記連結ユニットは、
少なくとも前記第1の疎要素および前記第2の疎要素に適用される変換に基いて出力密行列を生成するよう構成される、疎要素を密行列に変換するためのシステム。
IPC (1件)：
FI (1件)：
Fターム (1件)：
引用特許：
前のページに戻る
