特許
J-GLOBAL ID:201703011621790757
半導体素子パッケージ及びその製造方法
発明者:
,
,
出願人/特許権者:
代理人 (1件):
龍華国際特許業務法人
公報種別:公開公報
出願番号(国際出願番号):特願2016-055992
公開番号(公開出願番号):特開2016-208014
出願日: 2016年03月18日
公開日(公表日): 2016年12月08日
要約:
【課題】キャビティを拡張させた半導体素子パッケージ及びその製造方法を提供する。【解決手段】半導体素子パッケージ100は、半導体チップが据え付けられるベース層110と、ベース層の上部に積層され、中心部に上記半導体チップが収納されるキャビティ(Cavity)140が形成された壁層120と、壁層の上部に形成されて上記キャビティを密閉させるリッド(Lid)130と、を含み、壁層は、半導体チップが収納される下端部に溝部121が形成されてキャビティを拡張させる。【選択図】図1
請求項(抜粋):
半導体素子パッケージにおいて、
半導体チップが据え付けられるベース層と、
前記ベース層の上部に積層され、中心部に前記半導体チップが収納されるキャビティ(Cavity)が形成された壁層と、
前記壁層の上部に形成されて前記キャビティを密閉させるリッド(Lid)と、を含み、
前記壁層は、前記半導体チップが収納される下端部に溝部が形成されて前記キャビティを拡張させる、半導体素子パッケージ。
IPC (4件):
H01L 23/08
, H01L 23/04
, H01L 23/02
, H01L 23/13
FI (4件):
H01L23/08 C
, H01L23/04 Z
, H01L23/02 C
, H01L23/12 C
引用特許: