特許
J-GLOBAL ID:201703016410652155

半導体集積回路装置

発明者:
出願人/特許権者:
公報種別:特許公報
出願番号(国際出願番号):特願2012-217986
公開番号(公開出願番号):特開2014-072413
特許番号:特許第6077252号
出願日: 2012年09月28日
公開日(公表日): 2014年04月21日
請求項(抜粋):
【請求項1】 半導体基板と、 前記半導体基板の表面に形成された、第1のトレンチ内のゲート電極が前記半導体基板の表面と同じ高さである、同一の寸法を有する、複数のトレンチゲート型MOSトランジスタを有する第1のセル部と、 前記半導体基板の表面に形成された複数のプレーナ型MOSトランジスタを有する第2のセル部と、 前記第1および第2のセル部の周囲を囲んで絶縁層からなる素子分離層を介してそれぞれ設けられた第1および第2のガードリング領域と、 前記第1および第2のガードリング領域のなかにそれぞれ切れ目なく設けられた、第2のトレンチ、前記第2のトレンチの内壁を覆う絶縁膜および前記絶縁膜で覆われた前記トレンチ内部を充填する導電体を有する縦型ダミートランジスタと、 を備えた半導体集積回路装置。
IPC (6件):
H01L 27/088 ( 200 6.01) ,  H01L 29/78 ( 200 6.01) ,  H01L 21/76 ( 200 6.01) ,  H01L 29/06 ( 200 6.01) ,  H01L 21/8234 ( 200 6.01) ,  H01L 27/08 ( 200 6.01)
FI (7件):
H01L 29/78 656 C ,  H01L 29/78 652 R ,  H01L 29/78 652 P ,  H01L 29/78 653 A ,  H01L 29/06 301 G ,  H01L 27/08 102 E ,  H01L 27/08 331 A
引用特許:
審査官引用 (3件)

前のページに戻る